drivers/staging/comedi/drivers/adv_pci_dio.c

   1 /*
   2  * comedi/drivers/adv_pci_dio.c
   3  *
   4  * Author: Michal Dobes <dobes@tesnet.cz>
   5  *
   6  *  Hardware driver for Advantech PCI DIO cards.
   7 */
   8 /*
   9 Driver: adv_pci_dio
  10 Description: Advantech PCI-1730, PCI-1733, PCI-1734, PCI-1735U,
  11         PCI-1736UP, PCI-1739U, PCI-1750, PCI-1751, PCI-1752,
  12         PCI-1753/E, PCI-1754, PCI-1756, PCI-1760, PCI-1762
  13 Author: Michal Dobes <dobes@tesnet.cz>
  14 Devices: [Advantech] PCI-1730 (adv_pci_dio), PCI-1733,
  15   PCI-1734, PCI-1735U, PCI-1736UP, PCI-1739U, PCI-1750,
  16   PCI-1751, PCI-1752, PCI-1753,
  17   PCI-1753+PCI-1753E, PCI-1754, PCI-1756,
  18   PCI-1760, PCI-1762
  19 Status: untested
  20 Updated: Mon, 09 Jan 2012 12:40:46 +0000
  21
  22 This driver supports now only insn interface for DI/DO/DIO.
  23
  24 Configuration options:
  25   [0] - PCI bus of device (optional)
  26   [1] - PCI slot of device (optional)
  27         If bus/slot is not specified, the first available PCI
  28         device will be used.
  29
  30 */
  31
  32 #include <linux/pci.h>
  33 #include <linux/delay.h>
  34
  35 #include "../comedidev.h"
  36
  37 #include "8255.h"
  38 #include "8253.h"
  39
  40 /* hardware types of the cards */
  41 enum hw_cards_id {
  42         TYPE_PCI1730, TYPE_PCI1733, TYPE_PCI1734, TYPE_PCI1735, TYPE_PCI1736,
  43         TYPE_PCI1739,
  44         TYPE_PCI1750,
  45         TYPE_PCI1751,
  46         TYPE_PCI1752,
  47         TYPE_PCI1753, TYPE_PCI1753E,
  48         TYPE_PCI1754, TYPE_PCI1756,
  49         TYPE_PCI1760,
  50         TYPE_PCI1762
  51 };
  52
  53 /* which I/O instructions to use */
  54 enum hw_io_access {
  55         IO_8b, IO_16b
  56 };
  57
  58 #define MAX_DI_SUBDEVS  2       /* max number of DI subdevices per card */
  59 #define MAX_DO_SUBDEVS  2       /* max number of DO subdevices per card */
  60 #define MAX_DIO_SUBDEVG 2       /* max number of DIO subdevices group per
  61                                  * card */
  62 #define MAX_8254_SUBDEVS   1    /* max number of 8254 counter subdevs per
  63                                  * card */
  64                                 /* (could be more than one 8254 per
  65                                  * subdevice) */
  66
  67 #define SIZE_8254          4    /* 8254 IO space length */
  68 #define SIZE_8255          4    /* 8255 IO space length */
  69
  70 #define PCIDIO_MAINREG     2    /* main I/O region for all Advantech cards? */
  71
  72 /* Register offset definitions */
  73 /*  Advantech PCI-1730/3/4 */
  74 #define PCI1730_IDI        0    /* R:   Isolated digital input  0-15 */
  75 #define PCI1730_IDO        0    /* W:   Isolated digital output 0-15 */
  76 #define PCI1730_DI         2    /* R:   Digital input  0-15 */
  77 #define PCI1730_DO         2    /* W:   Digital output 0-15 */
  78 #define PCI1733_IDI        0    /* R:   Isolated digital input  0-31 */
  79 #define PCI1730_3_INT_EN        0x08    /* R/W: enable/disable interrupts */
  80 #define PCI1730_3_INT_RF        0x0c    /* R/W: set falling/raising edge for
  81                                          * interrupts */
  82 #define PCI1730_3_INT_CLR       0x10    /* R/W: clear interrupts */
  83 #define PCI1734_IDO        0    /* W:   Isolated digital output 0-31 */
  84 #define PCI173x_BOARDID    4    /* R:   Board I/D switch for 1730/3/4 */
  85
  86 /* Advantech PCI-1735U */
  87 #define PCI1735_DI         0    /* R:   Digital input  0-31 */
  88 #define PCI1735_DO         0    /* W:   Digital output 0-31 */
  89 #define PCI1735_C8254      4    /* R/W: 8254 counter */
  90 #define PCI1735_BOARDID    8    /* R:   Board I/D switch for 1735U */
  91
  92 /*  Advantech PCI-1736UP */
  93 #define PCI1736_IDI        0    /* R:   Isolated digital input  0-15 */
  94 #define PCI1736_IDO        0    /* W:   Isolated digital output 0-15 */
  95 #define PCI1736_3_INT_EN        0x08    /* R/W: enable/disable interrupts */
  96 #define PCI1736_3_INT_RF        0x0c    /* R/W: set falling/raising edge for
  97                                          * interrupts */
  98 #define PCI1736_3_INT_CLR       0x10    /* R/W: clear interrupts */
  99 #define PCI1736_BOARDID    4    /* R:   Board I/D switch for 1736UP */
 100 #define PCI1736_MAINREG    0    /* Normal register (2) doesn't work */
 101
 102 /* Advantech PCI-1739U */
 103 #define PCI1739_DIO        0    /* R/W: begin of 8255 registers block */
 104 #define PCI1739_ICR       32    /* W:   Interrupt control register */
 105 #define PCI1739_ISR       32    /* R:   Interrupt status register */
 106 #define PCI1739_BOARDID    8    /* R:   Board I/D switch for 1739U */
 107
 108 /*  Advantech PCI-1750 */
 109 #define PCI1750_IDI        0    /* R:   Isolated digital input  0-15 */
 110 #define PCI1750_IDO        0    /* W:   Isolated digital output 0-15 */
 111 #define PCI1750_ICR       32    /* W:   Interrupt control register */
 112 #define PCI1750_ISR       32    /* R:   Interrupt status register */
 113
 114 /*  Advantech PCI-1751/3/3E */
 115 #define PCI1751_DIO        0    /* R/W: begin of 8255 registers block */
 116 #define PCI1751_CNT       24    /* R/W: begin of 8254 registers block */
 117 #define PCI1751_ICR       32    /* W:   Interrupt control register */
 118 #define PCI1751_ISR       32    /* R:   Interrupt status register */
 119 #define PCI1753_DIO        0    /* R/W: begin of 8255 registers block */
 120 #define PCI1753_ICR0      16    /* R/W: Interrupt control register group 0 */
 121 #define PCI1753_ICR1      17    /* R/W: Interrupt control register group 1 */
 122 #define PCI1753_ICR2      18    /* R/W: Interrupt control register group 2 */
 123 #define PCI1753_ICR3      19    /* R/W: Interrupt control register group 3 */
 124 #define PCI1753E_DIO      32    /* R/W: begin of 8255 registers block */
 125 #define PCI1753E_ICR0     48    /* R/W: Interrupt control register group 0 */
 126 #define PCI1753E_ICR1     49    /* R/W: Interrupt control register group 1 */
 127 #define PCI1753E_ICR2     50    /* R/W: Interrupt control register group 2 */
 128 #define PCI1753E_ICR3     51    /* R/W: Interrupt control register group 3 */
 129
 130 /*  Advantech PCI-1752/4/6 */
 131 #define PCI1752_IDO        0    /* R/W: Digital output  0-31 */
 132 #define PCI1752_IDO2       4    /* R/W: Digital output 32-63 */
 133 #define PCI1754_IDI        0    /* R:   Digital input   0-31 */
 134 #define PCI1754_IDI2       4    /* R:   Digital input  32-64 */
 135 #define PCI1756_IDI        0    /* R:   Digital input   0-31 */
 136 #define PCI1756_IDO        4    /* R/W: Digital output  0-31 */
 137 #define PCI1754_6_ICR0  0x08    /* R/W: Interrupt control register group 0 */
 138 #define PCI1754_6_ICR1  0x0a    /* R/W: Interrupt control register group 1 */
 139 #define PCI1754_ICR2    0x0c    /* R/W: Interrupt control register group 2 */
 140 #define PCI1754_ICR3    0x0e    /* R/W: Interrupt control register group 3 */
 141 #define PCI1752_6_CFC   0x12    /* R/W: set/read channel freeze function */
 142 #define PCI175x_BOARDID 0x10    /* R:   Board I/D switch for 1752/4/6 */
 143
 144 /*  Advantech PCI-1762 registers */
 145 #define PCI1762_RO         0    /* R/W: Relays status/output */
 146 #define PCI1762_IDI        2    /* R:   Isolated input status */
 147 #define PCI1762_BOARDID    4    /* R:   Board I/D switch */
 148 #define PCI1762_ICR        6    /* W:   Interrupt control register */
 149 #define PCI1762_ISR        6    /* R:   Interrupt status register */
 150
 151 /*  Advantech PCI-1760 registers */
 152 #define OMB0            0x0c    /* W:   Mailbox outgoing registers */
 153 #define OMB1            0x0d
 154 #define OMB2            0x0e
 155 #define OMB3            0x0f
 156 #define IMB0            0x1c    /* R:   Mailbox incoming registers */
 157 #define IMB1            0x1d
 158 #define IMB2            0x1e
 159 #define IMB3            0x1f
 160 #define INTCSR0         0x38    /* R/W: Interrupt control registers */
 161 #define INTCSR1         0x39
 162 #define INTCSR2         0x3a
 163 #define INTCSR3         0x3b
 164
 165 /*  PCI-1760 mailbox commands */
 166 #define CMD_ClearIMB2           0x00    /* Clear IMB2 status and return actual
 167                                          * DI status in IMB3 */
 168 #define CMD_SetRelaysOutput     0x01    /* Set relay output from OMB0 */
 169 #define CMD_GetRelaysStatus     0x02    /* Get relay status to IMB0 */
 170 #define CMD_ReadCurrentStatus   0x07    /* Read the current status of the
 171                                          * register in OMB0, result in IMB0 */
 172 #define CMD_ReadFirmwareVersion 0x0e    /* Read the firmware ver., result in
 173                                          * IMB1.IMB0 */
 174 #define CMD_ReadHardwareVersion 0x0f    /* Read the hardware ver., result in
 175                                          * IMB1.IMB0 */
 176 #define CMD_EnableIDIFilters    0x20    /* Enable IDI filters based on bits in
 177                                          * OMB0 */
 178 #define CMD_EnableIDIPatternMatch 0x21  /* Enable IDI pattern match based on
 179                                          * bits in OMB0 */
 180 #define CMD_SetIDIPatternMatch  0x22    /* Enable IDI pattern match based on
 181                                          * bits in OMB0 */
 182 #define CMD_EnableIDICounters   0x28    /* Enable IDI counters based on bits in
 183                                          * OMB0 */
 184 #define CMD_ResetIDICounters    0x29    /* Reset IDI counters based on bits in
 185                                          * OMB0 to its reset values */
 186 #define CMD_OverflowIDICounters 0x2a    /* Enable IDI counters overflow
 187                                          * interrupts  based on bits in OMB0 */
 188 #define CMD_MatchIntIDICounters 0x2b    /* Enable IDI counters match value
 189                                          * interrupts  based on bits in OMB0 */
 190 #define CMD_EdgeIDICounters     0x2c    /* Set IDI up counters count edge (bit=0
 191                                          * - rising, =1 - falling) */
 192 #define CMD_GetIDICntCurValue   0x2f    /* Read IDI{OMB0} up counter current
 193                                          * value */
 194 #define CMD_SetIDI0CntResetValue 0x40   /* Set IDI0 Counter Reset Value
 195                                          * 256*OMB1+OMB0 */
 196 #define CMD_SetIDI1CntResetValue 0x41   /* Set IDI1 Counter Reset Value
 197                                          * 256*OMB1+OMB0 */
 198 #define CMD_SetIDI2CntResetValue 0x42   /* Set IDI2 Counter Reset Value
 199                                          * 256*OMB1+OMB0 */
 200 #define CMD_SetIDI3CntResetValue 0x43   /* Set IDI3 Counter Reset Value
 201                                          * 256*OMB1+OMB0 */
 202 #define CMD_SetIDI4CntResetValue 0x44   /* Set IDI4 Counter Reset Value
 203                                          * 256*OMB1+OMB0 */
 204 #define CMD_SetIDI5CntResetValue 0x45   /* Set IDI5 Counter Reset Value
 205                                          * 256*OMB1+OMB0 */
 206 #define CMD_SetIDI6CntResetValue 0x46   /* Set IDI6 Counter Reset Value
 207                                          * 256*OMB1+OMB0 */
 208 #define CMD_SetIDI7CntResetValue 0x47   /* Set IDI7 Counter Reset Value
 209                                          * 256*OMB1+OMB0 */
 210 #define CMD_SetIDI0CntMatchValue 0x48   /* Set IDI0 Counter Match Value
 211                                          * 256*OMB1+OMB0 */
 212 #define CMD_SetIDI1CntMatchValue 0x49   /* Set IDI1 Counter Match Value
 213                                          * 256*OMB1+OMB0 */
 214 #define CMD_SetIDI2CntMatchValue 0x4a   /* Set IDI2 Counter Match Value
 215                                          * 256*OMB1+OMB0 */
 216 #define CMD_SetIDI3CntMatchValue 0x4b   /* Set IDI3 Counter Match Value
 217                                          * 256*OMB1+OMB0 */
 218 #define CMD_SetIDI4CntMatchValue 0x4c   /* Set IDI4 Counter Match Value
 219                                          * 256*OMB1+OMB0 */
 220 #define CMD_SetIDI5CntMatchValue 0x4d   /* Set IDI5 Counter Match Value
 221                                          * 256*OMB1+OMB0 */
 222 #define CMD_SetIDI6CntMatchValue 0x4e   /* Set IDI6 Counter Match Value
 223                                          * 256*OMB1+OMB0 */
 224 #define CMD_SetIDI7CntMatchValue 0x4f   /* Set IDI7 Counter Match Value
 225                                          * 256*OMB1+OMB0 */
 226
 227 #define OMBCMD_RETRY    0x03    /* 3 times try request before error */
 228
 229 struct diosubd_data {
 230         int chans;              /*  num of chans */
 231         int addr;               /*  PCI address ofset */
 232         int regs;               /*  number of registers to read or 8255
 233                                     subdevices or 8254 chips */
 234         unsigned int specflags; /*  addon subdevice flags */
 235 };
 236
 237 struct dio_boardtype {
 238         const char *name;       /*  board name */
 239         int vendor_id;          /*  vendor/device PCI ID */
 240         int device_id;
 241         int main_pci_region;    /*  main I/O PCI region */
 242         enum hw_cards_id cardtype;
 243         int nsubdevs;
 244         struct diosubd_data sdi[MAX_DI_SUBDEVS];        /*  DI chans */
 245         struct diosubd_data sdo[MAX_DO_SUBDEVS];        /*  DO chans */
 246         struct diosubd_data sdio[MAX_DIO_SUBDEVG];      /*  DIO 8255 chans */
 247         struct diosubd_data boardid;    /*  card supports board ID switch */
 248         struct diosubd_data s8254[MAX_8254_SUBDEVS];    /* 8254 subdevices */
 249         enum hw_io_access io_access;
 250 };
 251
 252 static const struct dio_boardtype boardtypes[] = {
 253         {
 254                 .name           = "pci1730",
 255                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 256                 .device_id      = 0x1730,
 257                 .main_pci_region = PCIDIO_MAINREG,
 258                 .cardtype       = TYPE_PCI1730,
 259                 .nsubdevs       = 5,
 260                 .sdi[0]         = { 16, PCI1730_DI, 2, 0, },
 261                 .sdi[1]         = { 16, PCI1730_IDI, 2, 0, },
 262                 .sdo[0]         = { 16, PCI1730_DO, 2, 0, },
 263                 .sdo[1]         = { 16, PCI1730_IDO, 2, 0, },
 264                 .boardid        = { 4, PCI173x_BOARDID, 1, SDF_INTERNAL, },
 265                 .io_access      = IO_8b,
 266         }, {
 267                 .name           = "pci1733",
 268                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 269                 .device_id      = 0x1733,
 270                 .main_pci_region = PCIDIO_MAINREG,
 271                 .cardtype       = TYPE_PCI1733,
 272                 .nsubdevs       = 2,
 273                 .sdi[1]         = { 32, PCI1733_IDI, 4, 0, },
 274                 .boardid        = { 4, PCI173x_BOARDID, 1, SDF_INTERNAL, },
 275                 .io_access      = IO_8b,
 276         }, {
 277                 .name           = "pci1734",
 278                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 279                 .device_id      = 0x1734,
 280                 .main_pci_region = PCIDIO_MAINREG,
 281                 .cardtype       = TYPE_PCI1734,
 282                 .nsubdevs       = 2,
 283                 .sdo[1]         = { 32, PCI1734_IDO, 4, 0, },
 284                 .boardid        = { 4, PCI173x_BOARDID, 1, SDF_INTERNAL, },
 285                 .io_access      = IO_8b,
 286         }, {
 287                 .name           = "pci1735",
 288                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 289                 .device_id      = 0x1735,
 290                 .main_pci_region = PCIDIO_MAINREG,
 291                 .cardtype       = TYPE_PCI1735,
 292                 .nsubdevs       = 4,
 293                 .sdi[0]         = { 32, PCI1735_DI, 4, 0, },
 294                 .sdo[0]         = { 32, PCI1735_DO, 4, 0, },
 295                 .boardid        = { 4, PCI1735_BOARDID, 1, SDF_INTERNAL, },
 296                 .s8254[0]       = { 3, PCI1735_C8254, 1, 0, },
 297                 .io_access      = IO_8b,
 298         }, {
 299                 .name           = "pci1736",
 300                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 301                 .device_id      = 0x1736,
 302                 .main_pci_region = PCI1736_MAINREG,
 303                 .cardtype       = TYPE_PCI1736,
 304                 .nsubdevs       = 3,
 305                 .sdi[1]         = { 16, PCI1736_IDI, 2, 0, },
 306                 .sdo[1]         = { 16, PCI1736_IDO, 2, 0, },
 307                 .boardid        = { 4, PCI1736_BOARDID, 1, SDF_INTERNAL, },
 308                 .io_access      = IO_8b,
 309         }, {
 310                 .name           = "pci1739",
 311                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 312                 .device_id      = 0x1739,
 313                 .main_pci_region = PCIDIO_MAINREG,
 314                 .cardtype       = TYPE_PCI1739,
 315                 .nsubdevs       = 2,
 316                 .sdio[0]        = { 48, PCI1739_DIO, 2, 0, },
 317                 .io_access      = IO_8b,
 318         }, {
 319                 .name           = "pci1750",
 320                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 321                 .device_id      = 0x1750,
 322                 .main_pci_region = PCIDIO_MAINREG,
 323                 .cardtype       = TYPE_PCI1750,
 324                 .nsubdevs       = 2,
 325                 .sdi[1]         = { 16, PCI1750_IDI, 2, 0, },
 326                 .sdo[1]         = { 16, PCI1750_IDO, 2, 0, },
 327                 .io_access      = IO_8b,
 328         }, {
 329                 .name           = "pci1751",
 330                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 331                 .device_id      = 0x1751,
 332                 .main_pci_region = PCIDIO_MAINREG,
 333                 .cardtype       = TYPE_PCI1751,
 334                 .nsubdevs       = 3,
 335                 .sdio[0]        = { 48, PCI1751_DIO, 2, 0, },
 336                 .s8254[0]       = { 3, PCI1751_CNT, 1, 0, },
 337                 .io_access      = IO_8b,
 338         }, {
 339                 .name           = "pci1752",
 340                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 341                 .device_id      = 0x1752,
 342                 .main_pci_region = PCIDIO_MAINREG,
 343                 .cardtype       = TYPE_PCI1752,
 344                 .nsubdevs       = 3,
 345                 .sdo[0]         = { 32, PCI1752_IDO, 2, 0, },
 346                 .sdo[1]         = { 32, PCI1752_IDO2, 2, 0, },
 347                 .boardid        = { 4, PCI175x_BOARDID, 1, SDF_INTERNAL, },
 348                 .io_access      = IO_16b,
 349         }, {
 350                 .name           = "pci1753",
 351                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 352                 .device_id      = 0x1753,
 353                 .main_pci_region = PCIDIO_MAINREG,
 354                 .cardtype       = TYPE_PCI1753,
 355                 .nsubdevs       = 4,
 356                 .sdio[0]        = { 96, PCI1753_DIO, 4, 0, },
 357                 .io_access      = IO_8b,
 358         }, {
 359                 .name           = "pci1753e",
 360                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 361                 .device_id      = 0x1753,
 362                 .main_pci_region = PCIDIO_MAINREG,
 363                 .cardtype       = TYPE_PCI1753E,
 364                 .nsubdevs       = 8,
 365                 .sdio[0]        = { 96, PCI1753_DIO, 4, 0, },
 366                 .sdio[1]        = { 96, PCI1753E_DIO, 4, 0, },
 367                 .io_access      = IO_8b,
 368         }, {
 369                 .name           = "pci1754",
 370                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 371                 .device_id      = 0x1754,
 372                 .main_pci_region = PCIDIO_MAINREG,
 373                 .cardtype       = TYPE_PCI1754,
 374                 .nsubdevs       = 3,
 375                 .sdi[0]         = { 32, PCI1754_IDI, 2, 0, },
 376                 .sdi[1]         = { 32, PCI1754_IDI2, 2, 0, },
 377                 .boardid        = { 4, PCI175x_BOARDID, 1, SDF_INTERNAL, },
 378                 .io_access      = IO_16b,
 379         }, {
 380                 .name           = "pci1756",
 381                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 382                 .device_id      = 0x1756,
 383                 .main_pci_region = PCIDIO_MAINREG,
 384                 .cardtype       = TYPE_PCI1756,
 385                 .nsubdevs       = 3,
 386                 .sdi[1]         = { 32, PCI1756_IDI, 2, 0, },
 387                 .sdo[1]         = { 32, PCI1756_IDO, 2, 0, },
 388                 .boardid        = { 4, PCI175x_BOARDID, 1, SDF_INTERNAL, },
 389                 .io_access      = IO_16b,
 390         }, {
 391                 /* This card has its own 'attach' */
 392                 .name           = "pci1760",
 393                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 394                 .device_id      = 0x1760,
 395                 .main_pci_region = 0,
 396                 .cardtype       = TYPE_PCI1760,
 397                 .nsubdevs       = 4,
 398                 .io_access      = IO_8b,
 399         }, {
 400                 .name           = "pci1762",
 401                 .vendor_id      = PCI_VENDOR_ID_ADVANTECH,
 402                 .device_id      = 0x1762,
 403                 .main_pci_region = PCIDIO_MAINREG,
 404                 .cardtype       = TYPE_PCI1762,
 405                 .nsubdevs       = 3,
 406                 .sdi[1]         = { 16, PCI1762_IDI, 1, 0, },
 407                 .sdo[1]         = { 16, PCI1762_RO, 1, 0, },
 408                 .boardid        = { 4, PCI1762_BOARDID, 1, SDF_INTERNAL, },
 409                 .io_access      = IO_16b,
 410         },
 411 };
 412
 413 struct pci_dio_private {
 414         char valid;             /*  card is usable */
 415         char GlobalIrqEnabled;  /*  1= any IRQ source is enabled */
 416         /*  PCI-1760 specific data */
 417         unsigned char IDICntEnable;     /* counter's counting enable status */
 418         unsigned char IDICntOverEnable; /* counter's overflow interrupts enable
 419                                          * status */
 420         unsigned char IDICntMatchEnable;        /* counter's match interrupts
 421                                                  * enable status */
 422         unsigned char IDICntEdge;       /* counter's count edge value
 423                                          * (bit=0 - rising, =1 - falling) */
 424         unsigned short CntResValue[8];  /*  counters' reset value */
 425         unsigned short CntMatchValue[8]; /*  counters' match interrupt value */
 426         unsigned char IDIFiltersEn; /*  IDI's digital filters enable status */
 427         unsigned char IDIPatMatchEn;    /*  IDI's pattern match enable status */
 428         unsigned char IDIPatMatchValue; /*  IDI's pattern match value */
 429         unsigned short IDIFiltrLow[8];  /*  IDI's filter value low signal */
 430         unsigned short IDIFiltrHigh[8]; /*  IDI's filter value high signal */
 431 };
 432
 433 /*
 434 ==============================================================================
 435 */
 436 static int pci_dio_insn_bits_di_b(struct comedi_device *dev,
 437                                   struct comedi_subdevice *s,
 438                                   struct comedi_insn *insn, unsigned int *data)
 439 {
 440         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 441         int i;
 442
 443         data[1] = 0;
 444         for (i = 0; i < d->regs; i++)
 445                 data[1] |= inb(dev->iobase + d->addr + i) << (8 * i);
 446
 447
 448         return insn->n;
 449 }
 450
 451 /*
 452 ==============================================================================
 453 */
 454 static int pci_dio_insn_bits_di_w(struct comedi_device *dev,
 455                                   struct comedi_subdevice *s,
 456                                   struct comedi_insn *insn, unsigned int *data)
 457 {
 458         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 459         int i;
 460
 461         data[1] = 0;
 462         for (i = 0; i < d->regs; i++)
 463                 data[1] |= inw(dev->iobase + d->addr + 2 * i) << (16 * i);
 464
 465         return insn->n;
 466 }
 467
 468 /*
 469 ==============================================================================
 470 */
 471 static int pci_dio_insn_bits_do_b(struct comedi_device *dev,
 472                                   struct comedi_subdevice *s,
 473                                   struct comedi_insn *insn, unsigned int *data)
 474 {
 475         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 476         int i;
 477
 478         if (data[0]) {
 479                 s->state &= ~data[0];
 480                 s->state |= (data[0] & data[1]);
 481                 for (i = 0; i < d->regs; i++)
 482                         outb((s->state >> (8 * i)) & 0xff,
 483                              dev->iobase + d->addr + i);
 484         }
 485         data[1] = s->state;
 486
 487         return insn->n;
 488 }
 489
 490 /*
 491 ==============================================================================
 492 */
 493 static int pci_dio_insn_bits_do_w(struct comedi_device *dev,
 494                                   struct comedi_subdevice *s,
 495                                   struct comedi_insn *insn, unsigned int *data)
 496 {
 497         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 498         int i;
 499
 500         if (data[0]) {
 501                 s->state &= ~data[0];
 502                 s->state |= (data[0] & data[1]);
 503                 for (i = 0; i < d->regs; i++)
 504                         outw((s->state >> (16 * i)) & 0xffff,
 505                              dev->iobase + d->addr + 2 * i);
 506         }
 507         data[1] = s->state;
 508
 509         return insn->n;
 510 }
 511
 512 /*
 513 ==============================================================================
 514 */
 515 static int pci_8254_insn_read(struct comedi_device *dev,
 516                               struct comedi_subdevice *s,
 517                               struct comedi_insn *insn, unsigned int *data)
 518 {
 519         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 520         unsigned int chan, chip, chipchan;
 521         unsigned long flags;
 522
 523         chan = CR_CHAN(insn->chanspec); /* channel on subdevice */
 524         chip = chan / 3;                /* chip on subdevice */
 525         chipchan = chan - (3 * chip);   /* channel on chip on subdevice */
 526         spin_lock_irqsave(&s->spin_lock, flags);
 527         data[0] = i8254_read(dev->iobase + d->addr + (SIZE_8254 * chip),
 528                         0, chipchan);
 529         spin_unlock_irqrestore(&s->spin_lock, flags);
 530         return 1;
 531 }
 532
 533 /*
 534 ==============================================================================
 535 */
 536 static int pci_8254_insn_write(struct comedi_device *dev,
 537                                struct comedi_subdevice *s,
 538                                struct comedi_insn *insn, unsigned int *data)
 539 {
 540         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 541         unsigned int chan, chip, chipchan;
 542         unsigned long flags;
 543
 544         chan = CR_CHAN(insn->chanspec); /* channel on subdevice */
 545         chip = chan / 3;                /* chip on subdevice */
 546         chipchan = chan - (3 * chip);   /* channel on chip on subdevice */
 547         spin_lock_irqsave(&s->spin_lock, flags);
 548         i8254_write(dev->iobase + d->addr + (SIZE_8254 * chip),
 549                         0, chipchan, data[0]);
 550         spin_unlock_irqrestore(&s->spin_lock, flags);
 551         return 1;
 552 }
 553
 554 /*
 555 ==============================================================================
 556 */
 557 static int pci_8254_insn_config(struct comedi_device *dev,
 558                                 struct comedi_subdevice *s,
 559                                 struct comedi_insn *insn, unsigned int *data)
 560 {
 561         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 562         unsigned int chan, chip, chipchan;
 563         unsigned long iobase;
 564         int ret = 0;
 565         unsigned long flags;
 566
 567         chan = CR_CHAN(insn->chanspec); /* channel on subdevice */
 568         chip = chan / 3;                /* chip on subdevice */
 569         chipchan = chan - (3 * chip);   /* channel on chip on subdevice */
 570         iobase = dev->iobase + d->addr + (SIZE_8254 * chip);
 571         spin_lock_irqsave(&s->spin_lock, flags);
 572         switch (data[0]) {
 573         case INSN_CONFIG_SET_COUNTER_MODE:
 574                 ret = i8254_set_mode(iobase, 0, chipchan, data[1]);
 575                 if (ret < 0)
 576                         ret = -EINVAL;
 577                 break;
 578         case INSN_CONFIG_8254_READ_STATUS:
 579                 data[1] = i8254_status(iobase, 0, chipchan);
 580                 break;
 581         default:
 582                 ret = -EINVAL;
 583                 break;
 584         }
 585         spin_unlock_irqrestore(&s->spin_lock, flags);
 586         return ret < 0 ? ret : insn->n;
 587 }
 588
 589 /*
 590 ==============================================================================
 591 */
 592 static int pci1760_unchecked_mbxrequest(struct comedi_device *dev,
 593                                         unsigned char *omb, unsigned char *imb,
 594                                         int repeats)
 595 {
 596         int cnt, tout, ok = 0;
 597
 598         for (cnt = 0; cnt < repeats; cnt++) {
 599                 outb(omb[0], dev->iobase + OMB0);
 600                 outb(omb[1], dev->iobase + OMB1);
 601                 outb(omb[2], dev->iobase + OMB2);
 602                 outb(omb[3], dev->iobase + OMB3);
 603                 for (tout = 0; tout < 251; tout++) {
 604                         imb[2] = inb(dev->iobase + IMB2);
 605                         if (imb[2] == omb[2]) {
 606                                 imb[0] = inb(dev->iobase + IMB0);
 607                                 imb[1] = inb(dev->iobase + IMB1);
 608                                 imb[3] = inb(dev->iobase + IMB3);
 609                                 ok = 1;
 610                                 break;
 611                         }
 612                         udelay(1);
 613                 }
 614                 if (ok)
 615                         return 0;
 616         }
 617
 618         comedi_error(dev, "PCI-1760 mailbox request timeout!");
 619         return -ETIME;
 620 }
 621
 622 static int pci1760_clear_imb2(struct comedi_device *dev)
 623 {
 624         unsigned char omb[4] = { 0x0, 0x0, CMD_ClearIMB2, 0x0 };
 625         unsigned char imb[4];
 626         /* check if imb2 is already clear */
 627         if (inb(dev->iobase + IMB2) == CMD_ClearIMB2)
 628                 return 0;
 629         return pci1760_unchecked_mbxrequest(dev, omb, imb, OMBCMD_RETRY);
 630 }
 631
 632 static int pci1760_mbxrequest(struct comedi_device *dev,
 633                               unsigned char *omb, unsigned char *imb)
 634 {
 635         if (omb[2] == CMD_ClearIMB2) {
 636                 comedi_error(dev,
 637                              "bug! this function should not be used for CMD_ClearIMB2 command");
 638                 return -EINVAL;
 639         }
 640         if (inb(dev->iobase + IMB2) == omb[2]) {
 641                 int retval;
 642                 retval = pci1760_clear_imb2(dev);
 643                 if (retval < 0)
 644                         return retval;
 645         }
 646         return pci1760_unchecked_mbxrequest(dev, omb, imb, OMBCMD_RETRY);
 647 }
 648
 649 /*
 650 ==============================================================================
 651 */
 652 static int pci1760_insn_bits_di(struct comedi_device *dev,
 653                                 struct comedi_subdevice *s,
 654                                 struct comedi_insn *insn, unsigned int *data)
 655 {
 656         data[1] = inb(dev->iobase + IMB3);
 657
 658         return insn->n;
 659 }
 660
 661 /*
 662 ==============================================================================
 663 */
 664 static int pci1760_insn_bits_do(struct comedi_device *dev,
 665                                 struct comedi_subdevice *s,
 666                                 struct comedi_insn *insn, unsigned int *data)
 667 {
 668         int ret;
 669         unsigned char omb[4] = {
 670                 0x00,
 671                 0x00,
 672                 CMD_SetRelaysOutput,
 673                 0x00
 674         };
 675         unsigned char imb[4];
 676
 677         if (data[0]) {
 678                 s->state &= ~data[0];
 679                 s->state |= (data[0] & data[1]);
 680                 omb[0] = s->state;
 681                 ret = pci1760_mbxrequest(dev, omb, imb);
 682                 if (!ret)
 683                         return ret;
 684         }
 685         data[1] = s->state;
 686
 687         return insn->n;
 688 }
 689
 690 /*
 691 ==============================================================================
 692 */
 693 static int pci1760_insn_cnt_read(struct comedi_device *dev,
 694                                  struct comedi_subdevice *s,
 695                                  struct comedi_insn *insn, unsigned int *data)
 696 {
 697         int ret, n;
 698         unsigned char omb[4] = {
 699                 CR_CHAN(insn->chanspec) & 0x07,
 700                 0x00,
 701                 CMD_GetIDICntCurValue,
 702                 0x00
 703         };
 704         unsigned char imb[4];
 705
 706         for (n = 0; n < insn->n; n++) {
 707                 ret = pci1760_mbxrequest(dev, omb, imb);
 708                 if (!ret)
 709                         return ret;
 710                 data[n] = (imb[1] << 8) + imb[0];
 711         }
 712
 713         return n;
 714 }
 715
 716 /*
 717 ==============================================================================
 718 */
 719 static int pci1760_insn_cnt_write(struct comedi_device *dev,
 720                                   struct comedi_subdevice *s,
 721                                   struct comedi_insn *insn, unsigned int *data)
 722 {
 723         struct pci_dio_private *devpriv = dev->private;
 724         int ret;
 725         unsigned char chan = CR_CHAN(insn->chanspec) & 0x07;
 726         unsigned char bitmask = 1 << chan;
 727         unsigned char omb[4] = {
 728                 data[0] & 0xff,
 729                 (data[0] >> 8) & 0xff,
 730                 CMD_SetIDI0CntResetValue + chan,
 731                 0x00
 732         };
 733         unsigned char imb[4];
 734
 735         /* Set reset value if different */
 736         if (devpriv->CntResValue[chan] != (data[0] & 0xffff)) {
 737                 ret = pci1760_mbxrequest(dev, omb, imb);
 738                 if (!ret)
 739                         return ret;
 740                 devpriv->CntResValue[chan] = data[0] & 0xffff;
 741         }
 742
 743         omb[0] = bitmask;       /*  reset counter to it reset value */
 744         omb[2] = CMD_ResetIDICounters;
 745         ret = pci1760_mbxrequest(dev, omb, imb);
 746         if (!ret)
 747                 return ret;
 748
 749         /*  start counter if it don't run */
 750         if (!(bitmask & devpriv->IDICntEnable)) {
 751                 omb[0] = bitmask;
 752                 omb[2] = CMD_EnableIDICounters;
 753                 ret = pci1760_mbxrequest(dev, omb, imb);
 754                 if (!ret)
 755                         return ret;
 756                 devpriv->IDICntEnable |= bitmask;
 757         }
 758         return 1;
 759 }
 760
 761 /*
 762 ==============================================================================
 763 */
 764 static int pci1760_reset(struct comedi_device *dev)
 765 {
 766         struct pci_dio_private *devpriv = dev->private;
 767         int i;
 768         unsigned char omb[4] = { 0x00, 0x00, 0x00, 0x00 };
 769         unsigned char imb[4];
 770
 771         outb(0, dev->iobase + INTCSR0); /*  disable IRQ */
 772         outb(0, dev->iobase + INTCSR1);
 773         outb(0, dev->iobase + INTCSR2);
 774         outb(0, dev->iobase + INTCSR3);
 775         devpriv->GlobalIrqEnabled = 0;
 776
 777         omb[0] = 0x00;
 778         omb[2] = CMD_SetRelaysOutput;   /*  reset relay outputs */
 779         pci1760_mbxrequest(dev, omb, imb);
 780
 781         omb[0] = 0x00;
 782         omb[2] = CMD_EnableIDICounters; /*  disable IDI up counters */
 783         pci1760_mbxrequest(dev, omb, imb);
 784         devpriv->IDICntEnable = 0;
 785
 786         omb[0] = 0x00;
 787         omb[2] = CMD_OverflowIDICounters; /* disable counters overflow
 788                                            * interrupts */
 789         pci1760_mbxrequest(dev, omb, imb);
 790         devpriv->IDICntOverEnable = 0;
 791
 792         omb[0] = 0x00;
 793         omb[2] = CMD_MatchIntIDICounters; /* disable counters match value
 794                                            * interrupts */
 795         pci1760_mbxrequest(dev, omb, imb);
 796         devpriv->IDICntMatchEnable = 0;
 797
 798         omb[0] = 0x00;
 799         omb[1] = 0x80;
 800         for (i = 0; i < 8; i++) {       /*  set IDI up counters match value */
 801                 omb[2] = CMD_SetIDI0CntMatchValue + i;
 802                 pci1760_mbxrequest(dev, omb, imb);
 803                 devpriv->CntMatchValue[i] = 0x8000;
 804         }
 805
 806         omb[0] = 0x00;
 807         omb[1] = 0x00;
 808         for (i = 0; i < 8; i++) {       /*  set IDI up counters reset value */
 809                 omb[2] = CMD_SetIDI0CntResetValue + i;
 810                 pci1760_mbxrequest(dev, omb, imb);
 811                 devpriv->CntResValue[i] = 0x0000;
 812         }
 813
 814         omb[0] = 0xff;
 815         omb[2] = CMD_ResetIDICounters; /* reset IDI up counters to reset
 816                                         * values */
 817         pci1760_mbxrequest(dev, omb, imb);
 818
 819         omb[0] = 0x00;
 820         omb[2] = CMD_EdgeIDICounters;   /*  set IDI up counters count edge */
 821         pci1760_mbxrequest(dev, omb, imb);
 822         devpriv->IDICntEdge = 0x00;
 823
 824         omb[0] = 0x00;
 825         omb[2] = CMD_EnableIDIFilters;  /*  disable all digital in filters */
 826         pci1760_mbxrequest(dev, omb, imb);
 827         devpriv->IDIFiltersEn = 0x00;
 828
 829         omb[0] = 0x00;
 830         omb[2] = CMD_EnableIDIPatternMatch;     /*  disable pattern matching */
 831         pci1760_mbxrequest(dev, omb, imb);
 832         devpriv->IDIPatMatchEn = 0x00;
 833
 834         omb[0] = 0x00;
 835         omb[2] = CMD_SetIDIPatternMatch;        /*  set pattern match value */
 836         pci1760_mbxrequest(dev, omb, imb);
 837         devpriv->IDIPatMatchValue = 0x00;
 838
 839         return 0;
 840 }
 841
 842 /*
 843 ==============================================================================
 844 */
 845 static int pci_dio_reset(struct comedi_device *dev)
 846 {
 847         const struct dio_boardtype *this_board = comedi_board(dev);
 848
 849         switch (this_board->cardtype) {
 850         case TYPE_PCI1730:
 851                 outb(0, dev->iobase + PCI1730_DO);      /*  clear outputs */
 852                 outb(0, dev->iobase + PCI1730_DO + 1);
 853                 outb(0, dev->iobase + PCI1730_IDO);
 854                 outb(0, dev->iobase + PCI1730_IDO + 1);
 855                 /* NO break there! */
 856         case TYPE_PCI1733:
 857                 /* disable interrupts */
 858                 outb(0, dev->iobase + PCI1730_3_INT_EN);
 859                 /* clear interrupts */
 860                 outb(0x0f, dev->iobase + PCI1730_3_INT_CLR);
 861                 /* set rising edge trigger */
 862                 outb(0, dev->iobase + PCI1730_3_INT_RF);
 863                 break;
 864         case TYPE_PCI1734:
 865                 outb(0, dev->iobase + PCI1734_IDO);     /*  clear outputs */
 866                 outb(0, dev->iobase + PCI1734_IDO + 1);
 867                 outb(0, dev->iobase + PCI1734_IDO + 2);
 868                 outb(0, dev->iobase + PCI1734_IDO + 3);
 869                 break;
 870         case TYPE_PCI1735:
 871                 outb(0, dev->iobase + PCI1735_DO);      /*  clear outputs */
 872                 outb(0, dev->iobase + PCI1735_DO + 1);
 873                 outb(0, dev->iobase + PCI1735_DO + 2);
 874                 outb(0, dev->iobase + PCI1735_DO + 3);
 875                 i8254_set_mode(dev->iobase + PCI1735_C8254, 0, 0, I8254_MODE0);
 876                 i8254_set_mode(dev->iobase + PCI1735_C8254, 0, 1, I8254_MODE0);
 877                 i8254_set_mode(dev->iobase + PCI1735_C8254, 0, 2, I8254_MODE0);
 878                 break;
 879
 880         case TYPE_PCI1736:
 881                 outb(0, dev->iobase + PCI1736_IDO);
 882                 outb(0, dev->iobase + PCI1736_IDO + 1);
 883                 /* disable interrupts */
 884                 outb(0, dev->iobase + PCI1736_3_INT_EN);
 885                 /* clear interrupts */
 886                 outb(0x0f, dev->iobase + PCI1736_3_INT_CLR);
 887                 /* set rising edge trigger */
 888                 outb(0, dev->iobase + PCI1736_3_INT_RF);
 889                 break;
 890
 891         case TYPE_PCI1739:
 892                 /* disable & clear interrupts */
 893                 outb(0x88, dev->iobase + PCI1739_ICR);
 894                 break;
 895
 896         case TYPE_PCI1750:
 897         case TYPE_PCI1751:
 898                 /* disable & clear interrupts */
 899                 outb(0x88, dev->iobase + PCI1750_ICR);
 900                 break;
 901         case TYPE_PCI1752:
 902                 outw(0, dev->iobase + PCI1752_6_CFC); /* disable channel freeze
 903                                                        * function */
 904                 outw(0, dev->iobase + PCI1752_IDO);     /*  clear outputs */
 905                 outw(0, dev->iobase + PCI1752_IDO + 2);
 906                 outw(0, dev->iobase + PCI1752_IDO2);
 907                 outw(0, dev->iobase + PCI1752_IDO2 + 2);
 908                 break;
 909         case TYPE_PCI1753E:
 910                 outb(0x88, dev->iobase + PCI1753E_ICR0); /* disable & clear
 911                                                           * interrupts */
 912                 outb(0x80, dev->iobase + PCI1753E_ICR1);
 913                 outb(0x80, dev->iobase + PCI1753E_ICR2);
 914                 outb(0x80, dev->iobase + PCI1753E_ICR3);
 915                 /* NO break there! */
 916         case TYPE_PCI1753:
 917                 outb(0x88, dev->iobase + PCI1753_ICR0); /* disable & clear
 918                                                          * interrupts */
 919                 outb(0x80, dev->iobase + PCI1753_ICR1);
 920                 outb(0x80, dev->iobase + PCI1753_ICR2);
 921                 outb(0x80, dev->iobase + PCI1753_ICR3);
 922                 break;
 923         case TYPE_PCI1754:
 924                 outw(0x08, dev->iobase + PCI1754_6_ICR0); /* disable and clear
 925                                                            * interrupts */
 926                 outw(0x08, dev->iobase + PCI1754_6_ICR1);
 927                 outw(0x08, dev->iobase + PCI1754_ICR2);
 928                 outw(0x08, dev->iobase + PCI1754_ICR3);
 929                 break;
 930         case TYPE_PCI1756:
 931                 outw(0, dev->iobase + PCI1752_6_CFC); /* disable channel freeze
 932                                                        * function */
 933                 outw(0x08, dev->iobase + PCI1754_6_ICR0); /* disable and clear
 934                                                            * interrupts */
 935                 outw(0x08, dev->iobase + PCI1754_6_ICR1);
 936                 outw(0, dev->iobase + PCI1756_IDO);     /*  clear outputs */
 937                 outw(0, dev->iobase + PCI1756_IDO + 2);
 938                 break;
 939         case TYPE_PCI1760:
 940                 pci1760_reset(dev);
 941                 break;
 942         case TYPE_PCI1762:
 943                 outw(0x0101, dev->iobase + PCI1762_ICR); /* disable & clear
 944                                                           * interrupts */
 945                 break;
 946         }
 947
 948         return 0;
 949 }
 950
 951 /*
 952 ==============================================================================
 953 */
 954 static int pci1760_attach(struct comedi_device *dev)
 955 {
 956         struct comedi_subdevice *s;
 957
 958         s = &dev->subdevices[0];
 959         s->type = COMEDI_SUBD_DI;
 960         s->subdev_flags = SDF_READABLE | SDF_GROUND | SDF_COMMON;
 961         s->n_chan = 8;
 962         s->maxdata = 1;
 963         s->len_chanlist = 8;
 964         s->range_table = &range_digital;
 965         s->insn_bits = pci1760_insn_bits_di;
 966
 967         s = &dev->subdevices[1];
 968         s->type = COMEDI_SUBD_DO;
 969         s->subdev_flags = SDF_WRITABLE | SDF_GROUND | SDF_COMMON;
 970         s->n_chan = 8;
 971         s->maxdata = 1;
 972         s->len_chanlist = 8;
 973         s->range_table = &range_digital;
 974         s->state = 0;
 975         s->insn_bits = pci1760_insn_bits_do;
 976
 977         s = &dev->subdevices[2];
 978         s->type = COMEDI_SUBD_TIMER;
 979         s->subdev_flags = SDF_WRITABLE | SDF_LSAMPL;
 980         s->n_chan = 2;
 981         s->maxdata = 0xffffffff;
 982         s->len_chanlist = 2;
 983 /*       s->insn_config=pci1760_insn_pwm_cfg; */
 984
 985         s = &dev->subdevices[3];
 986         s->type = COMEDI_SUBD_COUNTER;
 987         s->subdev_flags = SDF_READABLE | SDF_WRITABLE;
 988         s->n_chan = 8;
 989         s->maxdata = 0xffff;
 990         s->len_chanlist = 8;
 991         s->insn_read = pci1760_insn_cnt_read;
 992         s->insn_write = pci1760_insn_cnt_write;
 993 /*       s->insn_config=pci1760_insn_cnt_cfg; */
 994
 995         return 0;
 996 }
 997
 998 /*
 999 ==============================================================================
1000 */
1001 static int pci_dio_add_di(struct comedi_device *dev,
1002                           struct comedi_subdevice *s,
1003                           const struct diosubd_data *d)
1004 {
1005         const struct dio_boardtype *this_board = comedi_board(dev);
1006
1007         s->type = COMEDI_SUBD_DI;
1008         s->subdev_flags = SDF_READABLE | SDF_GROUND | SDF_COMMON | d->specflags;
1009         if (d->chans > 16)
1010                 s->subdev_flags |= SDF_LSAMPL;
1011         s->n_chan = d->chans;
1012         s->maxdata = 1;
1013         s->len_chanlist = d->chans;
1014         s->range_table = &range_digital;
1015         switch (this_board->io_access) {
1016         case IO_8b:
1017                 s->insn_bits = pci_dio_insn_bits_di_b;
1018                 break;
1019         case IO_16b:
1020                 s->insn_bits = pci_dio_insn_bits_di_w;
1021                 break;
1022         }
1023         s->private = (void *)d;
1024
1025         return 0;
1026 }
1027
1028 /*
1029 ==============================================================================
1030 */
1031 static int pci_dio_add_do(struct comedi_device *dev,
1032                           struct comedi_subdevice *s,
1033                           const struct diosubd_data *d)
1034 {
1035         const struct dio_boardtype *this_board = comedi_board(dev);
1036
1037         s->type = COMEDI_SUBD_DO;
1038         s->subdev_flags = SDF_WRITABLE | SDF_GROUND | SDF_COMMON;
1039         if (d->chans > 16)
1040                 s->subdev_flags |= SDF_LSAMPL;
1041         s->n_chan = d->chans;
1042         s->maxdata = 1;
1043         s->len_chanlist = d->chans;
1044         s->range_table = &range_digital;
1045         s->state = 0;
1046         switch (this_board->io_access) {
1047         case IO_8b:
1048                 s->insn_bits = pci_dio_insn_bits_do_b;
1049                 break;
1050         case IO_16b:
1051                 s->insn_bits = pci_dio_insn_bits_do_w;
1052                 break;
1053         }
1054         s->private = (void *)d;
1055
1056         return 0;
1057 }
1058
1059 /*
1060 ==============================================================================
1061 */
1062 static int pci_dio_add_8254(struct comedi_device *dev,
1063                             struct comedi_subdevice *s,
1064                             const struct diosubd_data *d)
1065 {
1066         s->type = COMEDI_SUBD_COUNTER;
1067         s->subdev_flags = SDF_WRITABLE | SDF_READABLE;
1068         s->n_chan = d->chans;
1069         s->maxdata = 65535;
1070         s->len_chanlist = d->chans;
1071         s->insn_read = pci_8254_insn_read;
1072         s->insn_write = pci_8254_insn_write;
1073         s->insn_config = pci_8254_insn_config;
1074         s->private = (void *)d;
1075
1076         return 0;
1077 }
1078
1079 static const void *pci_dio_find_boardinfo(struct comedi_device *dev,
1080                                           struct pci_dev *pcidev)
1081 {
1082         const struct dio_boardtype *this_board;
1083         int i;
1084
1085         for (i = 0; i < ARRAY_SIZE(boardtypes); ++i) {
1086                 this_board = &boardtypes[i];
1087                 if (this_board->vendor_id == pcidev->vendor &&
1088                     this_board->device_id == pcidev->device)
1089                         return this_board;
1090         }
1091         return NULL;
1092 }
1093
1094 static int pci_dio_auto_attach(struct comedi_device *dev,
1095                                          unsigned long context_unused)
1096 {
1097         struct pci_dev *pcidev = comedi_to_pci_dev(dev);
1098         const struct dio_boardtype *this_board;
1099         struct pci_dio_private *devpriv;
1100         struct comedi_subdevice *s;
1101         int ret, subdev, i, j;
1102
1103         this_board = pci_dio_find_boardinfo(dev, pcidev);
1104         if (!this_board)
1105                 return -ENODEV;
1106         dev->board_ptr = this_board;
1107         dev->board_name = this_board->name;
1108
1109         devpriv = kzalloc(sizeof(*devpriv), GFP_KERNEL);
1110         if (!devpriv)
1111                 return -ENOMEM;
1112         dev->private = devpriv;
1113
1114         ret = comedi_pci_enable(pcidev, dev->board_name);
1115         if (ret)
1116                 return ret;
1117         dev->iobase = pci_resource_start(pcidev, this_board->main_pci_region);
1118
1119         ret = comedi_alloc_subdevices(dev, this_board->nsubdevs);
1120         if (ret)
1121                 return ret;
1122
1123         subdev = 0;
1124         for (i = 0; i < MAX_DI_SUBDEVS; i++)
1125                 if (this_board->sdi[i].chans) {
1126                         s = &dev->subdevices[subdev];
1127                         pci_dio_add_di(dev, s, &this_board->sdi[i]);
1128                         subdev++;
1129                 }
1130
1131         for (i = 0; i < MAX_DO_SUBDEVS; i++)
1132                 if (this_board->sdo[i].chans) {
1133                         s = &dev->subdevices[subdev];
1134                         pci_dio_add_do(dev, s, &this_board->sdo[i]);
1135                         subdev++;
1136                 }
1137
1138         for (i = 0; i < MAX_DIO_SUBDEVG; i++)
1139                 for (j = 0; j < this_board->sdio[i].regs; j++) {
1140                         s = &dev->subdevices[subdev];
1141                         subdev_8255_init(dev, s, NULL,
1142                                          dev->iobase +
1143                                          this_board->sdio[i].addr +
1144                                          SIZE_8255 * j);
1145                         subdev++;
1146                 }
1147
1148         if (this_board->boardid.chans) {
1149                 s = &dev->subdevices[subdev];
1150                 s->type = COMEDI_SUBD_DI;
1151                 pci_dio_add_di(dev, s, &this_board->boardid);
1152                 subdev++;
1153         }
1154
1155         for (i = 0; i < MAX_8254_SUBDEVS; i++)
1156                 if (this_board->s8254[i].chans) {
1157                         s = &dev->subdevices[subdev];
1158                         pci_dio_add_8254(dev, s, &this_board->s8254[i]);
1159                         subdev++;
1160                 }
1161
1162         if (this_board->cardtype == TYPE_PCI1760)
1163                 pci1760_attach(dev);
1164
1165         devpriv->valid = 1;
1166
1167         pci_dio_reset(dev);
1168
1169         return 0;
1170 }
1171
1172 static void pci_dio_detach(struct comedi_device *dev)
1173 {
1174         struct pci_dio_private *devpriv = dev->private;
1175         struct pci_dev *pcidev = comedi_to_pci_dev(dev);
1176         struct comedi_subdevice *s;
1177         int i;
1178
1179         if (devpriv) {
1180                 if (devpriv->valid)
1181                         pci_dio_reset(dev);
1182         }
1183         if (dev->subdevices) {
1184                 for (i = 0; i < dev->n_subdevices; i++) {
1185                         s = &dev->subdevices[i];
1186                         if (s->type == COMEDI_SUBD_DIO)
1187                                 subdev_8255_cleanup(dev, s);
1188                         s->private = NULL;
1189                 }
1190         }
1191         if (pcidev) {
1192                 if (dev->iobase)
1193                         comedi_pci_disable(pcidev);
1194         }
1195 }
1196
1197 static struct comedi_driver adv_pci_dio_driver = {
1198         .driver_name    = "adv_pci_dio",
1199         .module         = THIS_MODULE,
1200         .auto_attach    = pci_dio_auto_attach,
1201         .detach         = pci_dio_detach,
1202 };
1203
1204 static int adv_pci_dio_pci_probe(struct pci_dev *dev,
1205                                            const struct pci_device_id *ent)
1206 {
1207         return comedi_pci_auto_config(dev, &adv_pci_dio_driver);
1208 }
1209
1210 static DEFINE_PCI_DEVICE_TABLE(adv_pci_dio_pci_table) = {
1211         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1730) },
1212         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1733) },
1213         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1734) },
1214         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1735) },
1215         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1736) },
1216         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1739) },
1217         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1750) },
1218         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1751) },
1219         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1752) },
1220         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1753) },
1221         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1754) },
1222         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1756) },
1223         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1760) },
1224         { PCI_DEVICE(PCI_VENDOR_ID_ADVANTECH, 0x1762) },
1225         { 0 }
1226 };
1227 MODULE_DEVICE_TABLE(pci, adv_pci_dio_pci_table);
1228
1229 static struct pci_driver adv_pci_dio_pci_driver = {
1230         .name           = "adv_pci_dio",
1231         .id_table       = adv_pci_dio_pci_table,
1232         .probe          = adv_pci_dio_pci_probe,
1233         .remove         = comedi_pci_auto_unconfig,
1234 };
1235 module_comedi_pci_driver(adv_pci_dio_driver, adv_pci_dio_pci_driver);
1236
1237 MODULE_AUTHOR("Comedi http://www.comedi.org");
1238 MODULE_DESCRIPTION("Comedi low-level driver");
1239 MODULE_LICENSE("GPL");