drivers/staging/comedi/drivers/adv_pci_dio.c

   1 /*
   2  * comedi/drivers/adv_pci_dio.c
   3  *
   4  * Author: Michal Dobes <dobes@tesnet.cz>
   5  *
   6  *  Hardware driver for Advantech PCI DIO cards.
   7 */
   8 /*
   9 Driver: adv_pci_dio
  10 Description: Advantech PCI-1730, PCI-1733, PCI-1734, PCI-1735U,
  11         PCI-1736UP, PCI-1739U, PCI-1750, PCI-1751, PCI-1752,
  12         PCI-1753/E, PCI-1754, PCI-1756, PCI-1760, PCI-1762
  13 Author: Michal Dobes <dobes@tesnet.cz>
  14 Devices: [Advantech] PCI-1730 (adv_pci_dio), PCI-1733,
  15   PCI-1734, PCI-1735U, PCI-1736UP, PCI-1739U, PCI-1750,
  16   PCI-1751, PCI-1752, PCI-1753,
  17   PCI-1753+PCI-1753E, PCI-1754, PCI-1756,
  18   PCI-1760, PCI-1762
  19 Status: untested
  20 Updated: Mon, 09 Jan 2012 12:40:46 +0000
  21
  22 This driver supports now only insn interface for DI/DO/DIO.
  23
  24 Configuration options:
  25   [0] - PCI bus of device (optional)
  26   [1] - PCI slot of device (optional)
  27         If bus/slot is not specified, the first available PCI
  28         device will be used.
  29
  30 */
  31
  32 #include <linux/module.h>
  33 #include <linux/pci.h>
  34 #include <linux/delay.h>
  35
  36 #include "../comedidev.h"
  37
  38 #include "8255.h"
  39 #include "8253.h"
  40
  41 /* hardware types of the cards */
  42 enum hw_cards_id {
  43         TYPE_PCI1730, TYPE_PCI1733, TYPE_PCI1734, TYPE_PCI1735, TYPE_PCI1736,
  44         TYPE_PCI1739,
  45         TYPE_PCI1750,
  46         TYPE_PCI1751,
  47         TYPE_PCI1752,
  48         TYPE_PCI1753, TYPE_PCI1753E,
  49         TYPE_PCI1754, TYPE_PCI1756,
  50         TYPE_PCI1760,
  51         TYPE_PCI1762
  52 };
  53
  54 /* which I/O instructions to use */
  55 enum hw_io_access {
  56         IO_8b, IO_16b
  57 };
  58
  59 #define MAX_DI_SUBDEVS  2       /* max number of DI subdevices per card */
  60 #define MAX_DO_SUBDEVS  2       /* max number of DO subdevices per card */
  61 #define MAX_DIO_SUBDEVG 2       /* max number of DIO subdevices group per
  62                                  * card */
  63 #define MAX_8254_SUBDEVS   1    /* max number of 8254 counter subdevs per
  64                                  * card */
  65                                 /* (could be more than one 8254 per
  66                                  * subdevice) */
  67
  68 #define SIZE_8254          4    /* 8254 IO space length */
  69 #define SIZE_8255          4    /* 8255 IO space length */
  70
  71 #define PCIDIO_MAINREG     2    /* main I/O region for all Advantech cards? */
  72
  73 /* Register offset definitions */
  74 /*  Advantech PCI-1730/3/4 */
  75 #define PCI1730_IDI        0    /* R:   Isolated digital input  0-15 */
  76 #define PCI1730_IDO        0    /* W:   Isolated digital output 0-15 */
  77 #define PCI1730_DI         2    /* R:   Digital input  0-15 */
  78 #define PCI1730_DO         2    /* W:   Digital output 0-15 */
  79 #define PCI1733_IDI        0    /* R:   Isolated digital input  0-31 */
  80 #define PCI1730_3_INT_EN        0x08    /* R/W: enable/disable interrupts */
  81 #define PCI1730_3_INT_RF        0x0c    /* R/W: set falling/raising edge for
  82                                          * interrupts */
  83 #define PCI1730_3_INT_CLR       0x10    /* R/W: clear interrupts */
  84 #define PCI1734_IDO        0    /* W:   Isolated digital output 0-31 */
  85 #define PCI173x_BOARDID    4    /* R:   Board I/D switch for 1730/3/4 */
  86
  87 /* Advantech PCI-1735U */
  88 #define PCI1735_DI         0    /* R:   Digital input  0-31 */
  89 #define PCI1735_DO         0    /* W:   Digital output 0-31 */
  90 #define PCI1735_C8254      4    /* R/W: 8254 counter */
  91 #define PCI1735_BOARDID    8    /* R:   Board I/D switch for 1735U */
  92
  93 /*  Advantech PCI-1736UP */
  94 #define PCI1736_IDI        0    /* R:   Isolated digital input  0-15 */
  95 #define PCI1736_IDO        0    /* W:   Isolated digital output 0-15 */
  96 #define PCI1736_3_INT_EN        0x08    /* R/W: enable/disable interrupts */
  97 #define PCI1736_3_INT_RF        0x0c    /* R/W: set falling/raising edge for
  98                                          * interrupts */
  99 #define PCI1736_3_INT_CLR       0x10    /* R/W: clear interrupts */
 100 #define PCI1736_BOARDID    4    /* R:   Board I/D switch for 1736UP */
 101 #define PCI1736_MAINREG    0    /* Normal register (2) doesn't work */
 102
 103 /* Advantech PCI-1739U */
 104 #define PCI1739_DIO        0    /* R/W: begin of 8255 registers block */
 105 #define PCI1739_ICR       32    /* W:   Interrupt control register */
 106 #define PCI1739_ISR       32    /* R:   Interrupt status register */
 107 #define PCI1739_BOARDID    8    /* R:   Board I/D switch for 1739U */
 108
 109 /*  Advantech PCI-1750 */
 110 #define PCI1750_IDI        0    /* R:   Isolated digital input  0-15 */
 111 #define PCI1750_IDO        0    /* W:   Isolated digital output 0-15 */
 112 #define PCI1750_ICR       32    /* W:   Interrupt control register */
 113 #define PCI1750_ISR       32    /* R:   Interrupt status register */
 114
 115 /*  Advantech PCI-1751/3/3E */
 116 #define PCI1751_DIO        0    /* R/W: begin of 8255 registers block */
 117 #define PCI1751_CNT       24    /* R/W: begin of 8254 registers block */
 118 #define PCI1751_ICR       32    /* W:   Interrupt control register */
 119 #define PCI1751_ISR       32    /* R:   Interrupt status register */
 120 #define PCI1753_DIO        0    /* R/W: begin of 8255 registers block */
 121 #define PCI1753_ICR0      16    /* R/W: Interrupt control register group 0 */
 122 #define PCI1753_ICR1      17    /* R/W: Interrupt control register group 1 */
 123 #define PCI1753_ICR2      18    /* R/W: Interrupt control register group 2 */
 124 #define PCI1753_ICR3      19    /* R/W: Interrupt control register group 3 */
 125 #define PCI1753E_DIO      32    /* R/W: begin of 8255 registers block */
 126 #define PCI1753E_ICR0     48    /* R/W: Interrupt control register group 0 */
 127 #define PCI1753E_ICR1     49    /* R/W: Interrupt control register group 1 */
 128 #define PCI1753E_ICR2     50    /* R/W: Interrupt control register group 2 */
 129 #define PCI1753E_ICR3     51    /* R/W: Interrupt control register group 3 */
 130
 131 /*  Advantech PCI-1752/4/6 */
 132 #define PCI1752_IDO        0    /* R/W: Digital output  0-31 */
 133 #define PCI1752_IDO2       4    /* R/W: Digital output 32-63 */
 134 #define PCI1754_IDI        0    /* R:   Digital input   0-31 */
 135 #define PCI1754_IDI2       4    /* R:   Digital input  32-64 */
 136 #define PCI1756_IDI        0    /* R:   Digital input   0-31 */
 137 #define PCI1756_IDO        4    /* R/W: Digital output  0-31 */
 138 #define PCI1754_6_ICR0  0x08    /* R/W: Interrupt control register group 0 */
 139 #define PCI1754_6_ICR1  0x0a    /* R/W: Interrupt control register group 1 */
 140 #define PCI1754_ICR2    0x0c    /* R/W: Interrupt control register group 2 */
 141 #define PCI1754_ICR3    0x0e    /* R/W: Interrupt control register group 3 */
 142 #define PCI1752_6_CFC   0x12    /* R/W: set/read channel freeze function */
 143 #define PCI175x_BOARDID 0x10    /* R:   Board I/D switch for 1752/4/6 */
 144
 145 /*  Advantech PCI-1762 registers */
 146 #define PCI1762_RO         0    /* R/W: Relays status/output */
 147 #define PCI1762_IDI        2    /* R:   Isolated input status */
 148 #define PCI1762_BOARDID    4    /* R:   Board I/D switch */
 149 #define PCI1762_ICR        6    /* W:   Interrupt control register */
 150 #define PCI1762_ISR        6    /* R:   Interrupt status register */
 151
 152 /*  Advantech PCI-1760 registers */
 153 #define OMB0            0x0c    /* W:   Mailbox outgoing registers */
 154 #define OMB1            0x0d
 155 #define OMB2            0x0e
 156 #define OMB3            0x0f
 157 #define IMB0            0x1c    /* R:   Mailbox incoming registers */
 158 #define IMB1            0x1d
 159 #define IMB2            0x1e
 160 #define IMB3            0x1f
 161 #define INTCSR0         0x38    /* R/W: Interrupt control registers */
 162 #define INTCSR1         0x39
 163 #define INTCSR2         0x3a
 164 #define INTCSR3         0x3b
 165
 166 /*  PCI-1760 mailbox commands */
 167 #define CMD_ClearIMB2           0x00    /* Clear IMB2 status and return actual
 168                                          * DI status in IMB3 */
 169 #define CMD_SetRelaysOutput     0x01    /* Set relay output from OMB0 */
 170 #define CMD_GetRelaysStatus     0x02    /* Get relay status to IMB0 */
 171 #define CMD_ReadCurrentStatus   0x07    /* Read the current status of the
 172                                          * register in OMB0, result in IMB0 */
 173 #define CMD_ReadFirmwareVersion 0x0e    /* Read the firmware ver., result in
 174                                          * IMB1.IMB0 */
 175 #define CMD_ReadHardwareVersion 0x0f    /* Read the hardware ver., result in
 176                                          * IMB1.IMB0 */
 177 #define CMD_EnableIDIFilters    0x20    /* Enable IDI filters based on bits in
 178                                          * OMB0 */
 179 #define CMD_EnableIDIPatternMatch 0x21  /* Enable IDI pattern match based on
 180                                          * bits in OMB0 */
 181 #define CMD_SetIDIPatternMatch  0x22    /* Enable IDI pattern match based on
 182                                          * bits in OMB0 */
 183 #define CMD_EnableIDICounters   0x28    /* Enable IDI counters based on bits in
 184                                          * OMB0 */
 185 #define CMD_ResetIDICounters    0x29    /* Reset IDI counters based on bits in
 186                                          * OMB0 to its reset values */
 187 #define CMD_OverflowIDICounters 0x2a    /* Enable IDI counters overflow
 188                                          * interrupts  based on bits in OMB0 */
 189 #define CMD_MatchIntIDICounters 0x2b    /* Enable IDI counters match value
 190                                          * interrupts  based on bits in OMB0 */
 191 #define CMD_EdgeIDICounters     0x2c    /* Set IDI up counters count edge (bit=0
 192                                          * - rising, =1 - falling) */
 193 #define CMD_GetIDICntCurValue   0x2f    /* Read IDI{OMB0} up counter current
 194                                          * value */
 195 #define CMD_SetIDI0CntResetValue 0x40   /* Set IDI0 Counter Reset Value
 196                                          * 256*OMB1+OMB0 */
 197 #define CMD_SetIDI1CntResetValue 0x41   /* Set IDI1 Counter Reset Value
 198                                          * 256*OMB1+OMB0 */
 199 #define CMD_SetIDI2CntResetValue 0x42   /* Set IDI2 Counter Reset Value
 200                                          * 256*OMB1+OMB0 */
 201 #define CMD_SetIDI3CntResetValue 0x43   /* Set IDI3 Counter Reset Value
 202                                          * 256*OMB1+OMB0 */
 203 #define CMD_SetIDI4CntResetValue 0x44   /* Set IDI4 Counter Reset Value
 204                                          * 256*OMB1+OMB0 */
 205 #define CMD_SetIDI5CntResetValue 0x45   /* Set IDI5 Counter Reset Value
 206                                          * 256*OMB1+OMB0 */
 207 #define CMD_SetIDI6CntResetValue 0x46   /* Set IDI6 Counter Reset Value
 208                                          * 256*OMB1+OMB0 */
 209 #define CMD_SetIDI7CntResetValue 0x47   /* Set IDI7 Counter Reset Value
 210                                          * 256*OMB1+OMB0 */
 211 #define CMD_SetIDI0CntMatchValue 0x48   /* Set IDI0 Counter Match Value
 212                                          * 256*OMB1+OMB0 */
 213 #define CMD_SetIDI1CntMatchValue 0x49   /* Set IDI1 Counter Match Value
 214                                          * 256*OMB1+OMB0 */
 215 #define CMD_SetIDI2CntMatchValue 0x4a   /* Set IDI2 Counter Match Value
 216                                          * 256*OMB1+OMB0 */
 217 #define CMD_SetIDI3CntMatchValue 0x4b   /* Set IDI3 Counter Match Value
 218                                          * 256*OMB1+OMB0 */
 219 #define CMD_SetIDI4CntMatchValue 0x4c   /* Set IDI4 Counter Match Value
 220                                          * 256*OMB1+OMB0 */
 221 #define CMD_SetIDI5CntMatchValue 0x4d   /* Set IDI5 Counter Match Value
 222                                          * 256*OMB1+OMB0 */
 223 #define CMD_SetIDI6CntMatchValue 0x4e   /* Set IDI6 Counter Match Value
 224                                          * 256*OMB1+OMB0 */
 225 #define CMD_SetIDI7CntMatchValue 0x4f   /* Set IDI7 Counter Match Value
 226                                          * 256*OMB1+OMB0 */
 227
 228 #define OMBCMD_RETRY    0x03    /* 3 times try request before error */
 229
 230 struct diosubd_data {
 231         int chans;              /*  num of chans */
 232         int addr;               /*  PCI address ofset */
 233         int regs;               /*  number of registers to read or 8255
 234                                     subdevices or 8254 chips */
 235         unsigned int specflags; /*  addon subdevice flags */
 236 };
 237
 238 struct dio_boardtype {
 239         const char *name;       /*  board name */
 240         int main_pci_region;    /*  main I/O PCI region */
 241         enum hw_cards_id cardtype;
 242         int nsubdevs;
 243         struct diosubd_data sdi[MAX_DI_SUBDEVS];        /*  DI chans */
 244         struct diosubd_data sdo[MAX_DO_SUBDEVS];        /*  DO chans */
 245         struct diosubd_data sdio[MAX_DIO_SUBDEVG];      /*  DIO 8255 chans */
 246         struct diosubd_data boardid;    /*  card supports board ID switch */
 247         struct diosubd_data s8254[MAX_8254_SUBDEVS];    /* 8254 subdevices */
 248         enum hw_io_access io_access;
 249 };
 250
 251 static const struct dio_boardtype boardtypes[] = {
 252         [TYPE_PCI1730] = {
 253                 .name           = "pci1730",
 254                 .main_pci_region = PCIDIO_MAINREG,
 255                 .cardtype       = TYPE_PCI1730,
 256                 .nsubdevs       = 5,
 257                 .sdi[0]         = { 16, PCI1730_DI, 2, 0, },
 258                 .sdi[1]         = { 16, PCI1730_IDI, 2, 0, },
 259                 .sdo[0]         = { 16, PCI1730_DO, 2, 0, },
 260                 .sdo[1]         = { 16, PCI1730_IDO, 2, 0, },
 261                 .boardid        = { 4, PCI173x_BOARDID, 1, SDF_INTERNAL, },
 262                 .io_access      = IO_8b,
 263         },
 264         [TYPE_PCI1733] = {
 265                 .name           = "pci1733",
 266                 .main_pci_region = PCIDIO_MAINREG,
 267                 .cardtype       = TYPE_PCI1733,
 268                 .nsubdevs       = 2,
 269                 .sdi[1]         = { 32, PCI1733_IDI, 4, 0, },
 270                 .boardid        = { 4, PCI173x_BOARDID, 1, SDF_INTERNAL, },
 271                 .io_access      = IO_8b,
 272         },
 273         [TYPE_PCI1734] = {
 274                 .name           = "pci1734",
 275                 .main_pci_region = PCIDIO_MAINREG,
 276                 .cardtype       = TYPE_PCI1734,
 277                 .nsubdevs       = 2,
 278                 .sdo[1]         = { 32, PCI1734_IDO, 4, 0, },
 279                 .boardid        = { 4, PCI173x_BOARDID, 1, SDF_INTERNAL, },
 280                 .io_access      = IO_8b,
 281         },
 282         [TYPE_PCI1735] = {
 283                 .name           = "pci1735",
 284                 .main_pci_region = PCIDIO_MAINREG,
 285                 .cardtype       = TYPE_PCI1735,
 286                 .nsubdevs       = 4,
 287                 .sdi[0]         = { 32, PCI1735_DI, 4, 0, },
 288                 .sdo[0]         = { 32, PCI1735_DO, 4, 0, },
 289                 .boardid        = { 4, PCI1735_BOARDID, 1, SDF_INTERNAL, },
 290                 .s8254[0]       = { 3, PCI1735_C8254, 1, 0, },
 291                 .io_access      = IO_8b,
 292         },
 293         [TYPE_PCI1736] = {
 294                 .name           = "pci1736",
 295                 .main_pci_region = PCI1736_MAINREG,
 296                 .cardtype       = TYPE_PCI1736,
 297                 .nsubdevs       = 3,
 298                 .sdi[1]         = { 16, PCI1736_IDI, 2, 0, },
 299                 .sdo[1]         = { 16, PCI1736_IDO, 2, 0, },
 300                 .boardid        = { 4, PCI1736_BOARDID, 1, SDF_INTERNAL, },
 301                 .io_access      = IO_8b,
 302         },
 303         [TYPE_PCI1739] = {
 304                 .name           = "pci1739",
 305                 .main_pci_region = PCIDIO_MAINREG,
 306                 .cardtype       = TYPE_PCI1739,
 307                 .nsubdevs       = 2,
 308                 .sdio[0]        = { 48, PCI1739_DIO, 2, 0, },
 309                 .io_access      = IO_8b,
 310         },
 311         [TYPE_PCI1750] = {
 312                 .name           = "pci1750",
 313                 .main_pci_region = PCIDIO_MAINREG,
 314                 .cardtype       = TYPE_PCI1750,
 315                 .nsubdevs       = 2,
 316                 .sdi[1]         = { 16, PCI1750_IDI, 2, 0, },
 317                 .sdo[1]         = { 16, PCI1750_IDO, 2, 0, },
 318                 .io_access      = IO_8b,
 319         },
 320         [TYPE_PCI1751] = {
 321                 .name           = "pci1751",
 322                 .main_pci_region = PCIDIO_MAINREG,
 323                 .cardtype       = TYPE_PCI1751,
 324                 .nsubdevs       = 3,
 325                 .sdio[0]        = { 48, PCI1751_DIO, 2, 0, },
 326                 .s8254[0]       = { 3, PCI1751_CNT, 1, 0, },
 327                 .io_access      = IO_8b,
 328         },
 329         [TYPE_PCI1752] = {
 330                 .name           = "pci1752",
 331                 .main_pci_region = PCIDIO_MAINREG,
 332                 .cardtype       = TYPE_PCI1752,
 333                 .nsubdevs       = 3,
 334                 .sdo[0]         = { 32, PCI1752_IDO, 2, 0, },
 335                 .sdo[1]         = { 32, PCI1752_IDO2, 2, 0, },
 336                 .boardid        = { 4, PCI175x_BOARDID, 1, SDF_INTERNAL, },
 337                 .io_access      = IO_16b,
 338         },
 339         [TYPE_PCI1753] = {
 340                 .name           = "pci1753",
 341                 .main_pci_region = PCIDIO_MAINREG,
 342                 .cardtype       = TYPE_PCI1753,
 343                 .nsubdevs       = 4,
 344                 .sdio[0]        = { 96, PCI1753_DIO, 4, 0, },
 345                 .io_access      = IO_8b,
 346         },
 347         [TYPE_PCI1753E] = {
 348                 .name           = "pci1753e",
 349                 .main_pci_region = PCIDIO_MAINREG,
 350                 .cardtype       = TYPE_PCI1753E,
 351                 .nsubdevs       = 8,
 352                 .sdio[0]        = { 96, PCI1753_DIO, 4, 0, },
 353                 .sdio[1]        = { 96, PCI1753E_DIO, 4, 0, },
 354                 .io_access      = IO_8b,
 355         },
 356         [TYPE_PCI1754] = {
 357                 .name           = "pci1754",
 358                 .main_pci_region = PCIDIO_MAINREG,
 359                 .cardtype       = TYPE_PCI1754,
 360                 .nsubdevs       = 3,
 361                 .sdi[0]         = { 32, PCI1754_IDI, 2, 0, },
 362                 .sdi[1]         = { 32, PCI1754_IDI2, 2, 0, },
 363                 .boardid        = { 4, PCI175x_BOARDID, 1, SDF_INTERNAL, },
 364                 .io_access      = IO_16b,
 365         },
 366         [TYPE_PCI1756] = {
 367                 .name           = "pci1756",
 368                 .main_pci_region = PCIDIO_MAINREG,
 369                 .cardtype       = TYPE_PCI1756,
 370                 .nsubdevs       = 3,
 371                 .sdi[1]         = { 32, PCI1756_IDI, 2, 0, },
 372                 .sdo[1]         = { 32, PCI1756_IDO, 2, 0, },
 373                 .boardid        = { 4, PCI175x_BOARDID, 1, SDF_INTERNAL, },
 374                 .io_access      = IO_16b,
 375         },
 376         [TYPE_PCI1760] = {
 377                 /* This card has its own 'attach' */
 378                 .name           = "pci1760",
 379                 .main_pci_region = 0,
 380                 .cardtype       = TYPE_PCI1760,
 381                 .nsubdevs       = 4,
 382                 .io_access      = IO_8b,
 383         },
 384         [TYPE_PCI1762] = {
 385                 .name           = "pci1762",
 386                 .main_pci_region = PCIDIO_MAINREG,
 387                 .cardtype       = TYPE_PCI1762,
 388                 .nsubdevs       = 3,
 389                 .sdi[1]         = { 16, PCI1762_IDI, 1, 0, },
 390                 .sdo[1]         = { 16, PCI1762_RO, 1, 0, },
 391                 .boardid        = { 4, PCI1762_BOARDID, 1, SDF_INTERNAL, },
 392                 .io_access      = IO_16b,
 393         },
 394 };
 395
 396 struct pci_dio_private {
 397         char valid;             /*  card is usable */
 398         char GlobalIrqEnabled;  /*  1= any IRQ source is enabled */
 399         /*  PCI-1760 specific data */
 400         unsigned char IDICntEnable;     /* counter's counting enable status */
 401         unsigned char IDICntOverEnable; /* counter's overflow interrupts enable
 402                                          * status */
 403         unsigned char IDICntMatchEnable;        /* counter's match interrupts
 404                                                  * enable status */
 405         unsigned char IDICntEdge;       /* counter's count edge value
 406                                          * (bit=0 - rising, =1 - falling) */
 407         unsigned short CntResValue[8];  /*  counters' reset value */
 408         unsigned short CntMatchValue[8]; /*  counters' match interrupt value */
 409         unsigned char IDIFiltersEn; /*  IDI's digital filters enable status */
 410         unsigned char IDIPatMatchEn;    /*  IDI's pattern match enable status */
 411         unsigned char IDIPatMatchValue; /*  IDI's pattern match value */
 412         unsigned short IDIFiltrLow[8];  /*  IDI's filter value low signal */
 413         unsigned short IDIFiltrHigh[8]; /*  IDI's filter value high signal */
 414 };
 415
 416 /*
 417 ==============================================================================
 418 */
 419 static int pci_dio_insn_bits_di_b(struct comedi_device *dev,
 420                                   struct comedi_subdevice *s,
 421                                   struct comedi_insn *insn, unsigned int *data)
 422 {
 423         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 424         int i;
 425
 426         data[1] = 0;
 427         for (i = 0; i < d->regs; i++)
 428                 data[1] |= inb(dev->iobase + d->addr + i) << (8 * i);
 429
 430
 431         return insn->n;
 432 }
 433
 434 /*
 435 ==============================================================================
 436 */
 437 static int pci_dio_insn_bits_di_w(struct comedi_device *dev,
 438                                   struct comedi_subdevice *s,
 439                                   struct comedi_insn *insn, unsigned int *data)
 440 {
 441         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 442         int i;
 443
 444         data[1] = 0;
 445         for (i = 0; i < d->regs; i++)
 446                 data[1] |= inw(dev->iobase + d->addr + 2 * i) << (16 * i);
 447
 448         return insn->n;
 449 }
 450
 451 /*
 452 ==============================================================================
 453 */
 454 static int pci_dio_insn_bits_do_b(struct comedi_device *dev,
 455                                   struct comedi_subdevice *s,
 456                                   struct comedi_insn *insn, unsigned int *data)
 457 {
 458         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 459         int i;
 460
 461         if (data[0]) {
 462                 s->state &= ~data[0];
 463                 s->state |= (data[0] & data[1]);
 464                 for (i = 0; i < d->regs; i++)
 465                         outb((s->state >> (8 * i)) & 0xff,
 466                              dev->iobase + d->addr + i);
 467         }
 468         data[1] = s->state;
 469
 470         return insn->n;
 471 }
 472
 473 /*
 474 ==============================================================================
 475 */
 476 static int pci_dio_insn_bits_do_w(struct comedi_device *dev,
 477                                   struct comedi_subdevice *s,
 478                                   struct comedi_insn *insn, unsigned int *data)
 479 {
 480         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 481         int i;
 482
 483         if (data[0]) {
 484                 s->state &= ~data[0];
 485                 s->state |= (data[0] & data[1]);
 486                 for (i = 0; i < d->regs; i++)
 487                         outw((s->state >> (16 * i)) & 0xffff,
 488                              dev->iobase + d->addr + 2 * i);
 489         }
 490         data[1] = s->state;
 491
 492         return insn->n;
 493 }
 494
 495 /*
 496 ==============================================================================
 497 */
 498 static int pci_8254_insn_read(struct comedi_device *dev,
 499                               struct comedi_subdevice *s,
 500                               struct comedi_insn *insn, unsigned int *data)
 501 {
 502         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 503         unsigned int chan, chip, chipchan;
 504         unsigned long flags;
 505
 506         chan = CR_CHAN(insn->chanspec); /* channel on subdevice */
 507         chip = chan / 3;                /* chip on subdevice */
 508         chipchan = chan - (3 * chip);   /* channel on chip on subdevice */
 509         spin_lock_irqsave(&s->spin_lock, flags);
 510         data[0] = i8254_read(dev->iobase + d->addr + (SIZE_8254 * chip),
 511                         0, chipchan);
 512         spin_unlock_irqrestore(&s->spin_lock, flags);
 513         return 1;
 514 }
 515
 516 /*
 517 ==============================================================================
 518 */
 519 static int pci_8254_insn_write(struct comedi_device *dev,
 520                                struct comedi_subdevice *s,
 521                                struct comedi_insn *insn, unsigned int *data)
 522 {
 523         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 524         unsigned int chan, chip, chipchan;
 525         unsigned long flags;
 526
 527         chan = CR_CHAN(insn->chanspec); /* channel on subdevice */
 528         chip = chan / 3;                /* chip on subdevice */
 529         chipchan = chan - (3 * chip);   /* channel on chip on subdevice */
 530         spin_lock_irqsave(&s->spin_lock, flags);
 531         i8254_write(dev->iobase + d->addr + (SIZE_8254 * chip),
 532                         0, chipchan, data[0]);
 533         spin_unlock_irqrestore(&s->spin_lock, flags);
 534         return 1;
 535 }
 536
 537 /*
 538 ==============================================================================
 539 */
 540 static int pci_8254_insn_config(struct comedi_device *dev,
 541                                 struct comedi_subdevice *s,
 542                                 struct comedi_insn *insn, unsigned int *data)
 543 {
 544         const struct diosubd_data *d = (const struct diosubd_data *)s->private;
 545         unsigned int chan, chip, chipchan;
 546         unsigned long iobase;
 547         int ret = 0;
 548         unsigned long flags;
 549
 550         chan = CR_CHAN(insn->chanspec); /* channel on subdevice */
 551         chip = chan / 3;                /* chip on subdevice */
 552         chipchan = chan - (3 * chip);   /* channel on chip on subdevice */
 553         iobase = dev->iobase + d->addr + (SIZE_8254 * chip);
 554         spin_lock_irqsave(&s->spin_lock, flags);
 555         switch (data[0]) {
 556         case INSN_CONFIG_SET_COUNTER_MODE:
 557                 ret = i8254_set_mode(iobase, 0, chipchan, data[1]);
 558                 if (ret < 0)
 559                         ret = -EINVAL;
 560                 break;
 561         case INSN_CONFIG_8254_READ_STATUS:
 562                 data[1] = i8254_status(iobase, 0, chipchan);
 563                 break;
 564         default:
 565                 ret = -EINVAL;
 566                 break;
 567         }
 568         spin_unlock_irqrestore(&s->spin_lock, flags);
 569         return ret < 0 ? ret : insn->n;
 570 }
 571
 572 /*
 573 ==============================================================================
 574 */
 575 static int pci1760_unchecked_mbxrequest(struct comedi_device *dev,
 576                                         unsigned char *omb, unsigned char *imb,
 577                                         int repeats)
 578 {
 579         int cnt, tout, ok = 0;
 580
 581         for (cnt = 0; cnt < repeats; cnt++) {
 582                 outb(omb[0], dev->iobase + OMB0);
 583                 outb(omb[1], dev->iobase + OMB1);
 584                 outb(omb[2], dev->iobase + OMB2);
 585                 outb(omb[3], dev->iobase + OMB3);
 586                 for (tout = 0; tout < 251; tout++) {
 587                         imb[2] = inb(dev->iobase + IMB2);
 588                         if (imb[2] == omb[2]) {
 589                                 imb[0] = inb(dev->iobase + IMB0);
 590                                 imb[1] = inb(dev->iobase + IMB1);
 591                                 imb[3] = inb(dev->iobase + IMB3);
 592                                 ok = 1;
 593                                 break;
 594                         }
 595                         udelay(1);
 596                 }
 597                 if (ok)
 598                         return 0;
 599         }
 600
 601         comedi_error(dev, "PCI-1760 mailbox request timeout!");
 602         return -ETIME;
 603 }
 604
 605 static int pci1760_clear_imb2(struct comedi_device *dev)
 606 {
 607         unsigned char omb[4] = { 0x0, 0x0, CMD_ClearIMB2, 0x0 };
 608         unsigned char imb[4];
 609         /* check if imb2 is already clear */
 610         if (inb(dev->iobase + IMB2) == CMD_ClearIMB2)
 611                 return 0;
 612         return pci1760_unchecked_mbxrequest(dev, omb, imb, OMBCMD_RETRY);
 613 }
 614
 615 static int pci1760_mbxrequest(struct comedi_device *dev,
 616                               unsigned char *omb, unsigned char *imb)
 617 {
 618         if (omb[2] == CMD_ClearIMB2) {
 619                 comedi_error(dev,
 620                              "bug! this function should not be used for CMD_ClearIMB2 command");
 621                 return -EINVAL;
 622         }
 623         if (inb(dev->iobase + IMB2) == omb[2]) {
 624                 int retval;
 625                 retval = pci1760_clear_imb2(dev);
 626                 if (retval < 0)
 627                         return retval;
 628         }
 629         return pci1760_unchecked_mbxrequest(dev, omb, imb, OMBCMD_RETRY);
 630 }
 631
 632 /*
 633 ==============================================================================
 634 */
 635 static int pci1760_insn_bits_di(struct comedi_device *dev,
 636                                 struct comedi_subdevice *s,
 637                                 struct comedi_insn *insn, unsigned int *data)
 638 {
 639         data[1] = inb(dev->iobase + IMB3);
 640
 641         return insn->n;
 642 }
 643
 644 /*
 645 ==============================================================================
 646 */
 647 static int pci1760_insn_bits_do(struct comedi_device *dev,
 648                                 struct comedi_subdevice *s,
 649                                 struct comedi_insn *insn, unsigned int *data)
 650 {
 651         int ret;
 652         unsigned char omb[4] = {
 653                 0x00,
 654                 0x00,
 655                 CMD_SetRelaysOutput,
 656                 0x00
 657         };
 658         unsigned char imb[4];
 659
 660         if (data[0]) {
 661                 s->state &= ~data[0];
 662                 s->state |= (data[0] & data[1]);
 663                 omb[0] = s->state;
 664                 ret = pci1760_mbxrequest(dev, omb, imb);
 665                 if (!ret)
 666                         return ret;
 667         }
 668         data[1] = s->state;
 669
 670         return insn->n;
 671 }
 672
 673 /*
 674 ==============================================================================
 675 */
 676 static int pci1760_insn_cnt_read(struct comedi_device *dev,
 677                                  struct comedi_subdevice *s,
 678                                  struct comedi_insn *insn, unsigned int *data)
 679 {
 680         int ret, n;
 681         unsigned char omb[4] = {
 682                 CR_CHAN(insn->chanspec) & 0x07,
 683                 0x00,
 684                 CMD_GetIDICntCurValue,
 685                 0x00
 686         };
 687         unsigned char imb[4];
 688
 689         for (n = 0; n < insn->n; n++) {
 690                 ret = pci1760_mbxrequest(dev, omb, imb);
 691                 if (!ret)
 692                         return ret;
 693                 data[n] = (imb[1] << 8) + imb[0];
 694         }
 695
 696         return n;
 697 }
 698
 699 /*
 700 ==============================================================================
 701 */
 702 static int pci1760_insn_cnt_write(struct comedi_device *dev,
 703                                   struct comedi_subdevice *s,
 704                                   struct comedi_insn *insn, unsigned int *data)
 705 {
 706         struct pci_dio_private *devpriv = dev->private;
 707         int ret;
 708         unsigned char chan = CR_CHAN(insn->chanspec) & 0x07;
 709         unsigned char bitmask = 1 << chan;
 710         unsigned char omb[4] = {
 711                 data[0] & 0xff,
 712                 (data[0] >> 8) & 0xff,
 713                 CMD_SetIDI0CntResetValue + chan,
 714                 0x00
 715         };
 716         unsigned char imb[4];
 717
 718         /* Set reset value if different */
 719         if (devpriv->CntResValue[chan] != (data[0] & 0xffff)) {
 720                 ret = pci1760_mbxrequest(dev, omb, imb);
 721                 if (!ret)
 722                         return ret;
 723                 devpriv->CntResValue[chan] = data[0] & 0xffff;
 724         }
 725
 726         omb[0] = bitmask;       /*  reset counter to it reset value */
 727         omb[2] = CMD_ResetIDICounters;
 728         ret = pci1760_mbxrequest(dev, omb, imb);
 729         if (!ret)
 730                 return ret;
 731
 732         /*  start counter if it don't run */
 733         if (!(bitmask & devpriv->IDICntEnable)) {
 734                 omb[0] = bitmask;
 735                 omb[2] = CMD_EnableIDICounters;
 736                 ret = pci1760_mbxrequest(dev, omb, imb);
 737                 if (!ret)
 738                         return ret;
 739                 devpriv->IDICntEnable |= bitmask;
 740         }
 741         return 1;
 742 }
 743
 744 /*
 745 ==============================================================================
 746 */
 747 static int pci1760_reset(struct comedi_device *dev)
 748 {
 749         struct pci_dio_private *devpriv = dev->private;
 750         int i;
 751         unsigned char omb[4] = { 0x00, 0x00, 0x00, 0x00 };
 752         unsigned char imb[4];
 753
 754         outb(0, dev->iobase + INTCSR0); /*  disable IRQ */
 755         outb(0, dev->iobase + INTCSR1);
 756         outb(0, dev->iobase + INTCSR2);
 757         outb(0, dev->iobase + INTCSR3);
 758         devpriv->GlobalIrqEnabled = 0;
 759
 760         omb[0] = 0x00;
 761         omb[2] = CMD_SetRelaysOutput;   /*  reset relay outputs */
 762         pci1760_mbxrequest(dev, omb, imb);
 763
 764         omb[0] = 0x00;
 765         omb[2] = CMD_EnableIDICounters; /*  disable IDI up counters */
 766         pci1760_mbxrequest(dev, omb, imb);
 767         devpriv->IDICntEnable = 0;
 768
 769         omb[0] = 0x00;
 770         omb[2] = CMD_OverflowIDICounters; /* disable counters overflow
 771                                            * interrupts */
 772         pci1760_mbxrequest(dev, omb, imb);
 773         devpriv->IDICntOverEnable = 0;
 774
 775         omb[0] = 0x00;
 776         omb[2] = CMD_MatchIntIDICounters; /* disable counters match value
 777                                            * interrupts */
 778         pci1760_mbxrequest(dev, omb, imb);
 779         devpriv->IDICntMatchEnable = 0;
 780
 781         omb[0] = 0x00;
 782         omb[1] = 0x80;
 783         for (i = 0; i < 8; i++) {       /*  set IDI up counters match value */
 784                 omb[2] = CMD_SetIDI0CntMatchValue + i;
 785                 pci1760_mbxrequest(dev, omb, imb);
 786                 devpriv->CntMatchValue[i] = 0x8000;
 787         }
 788
 789         omb[0] = 0x00;
 790         omb[1] = 0x00;
 791         for (i = 0; i < 8; i++) {       /*  set IDI up counters reset value */
 792                 omb[2] = CMD_SetIDI0CntResetValue + i;
 793                 pci1760_mbxrequest(dev, omb, imb);
 794                 devpriv->CntResValue[i] = 0x0000;
 795         }
 796
 797         omb[0] = 0xff;
 798         omb[2] = CMD_ResetIDICounters; /* reset IDI up counters to reset
 799                                         * values */
 800         pci1760_mbxrequest(dev, omb, imb);
 801
 802         omb[0] = 0x00;
 803         omb[2] = CMD_EdgeIDICounters;   /*  set IDI up counters count edge */
 804         pci1760_mbxrequest(dev, omb, imb);
 805         devpriv->IDICntEdge = 0x00;
 806
 807         omb[0] = 0x00;
 808         omb[2] = CMD_EnableIDIFilters;  /*  disable all digital in filters */
 809         pci1760_mbxrequest(dev, omb, imb);
 810         devpriv->IDIFiltersEn = 0x00;
 811
 812         omb[0] = 0x00;
 813         omb[2] = CMD_EnableIDIPatternMatch;     /*  disable pattern matching */
 814         pci1760_mbxrequest(dev, omb, imb);
 815         devpriv->IDIPatMatchEn = 0x00;
 816
 817         omb[0] = 0x00;
 818         omb[2] = CMD_SetIDIPatternMatch;        /*  set pattern match value */
 819         pci1760_mbxrequest(dev, omb, imb);
 820         devpriv->IDIPatMatchValue = 0x00;
 821
 822         return 0;
 823 }
 824
 825 /*
 826 ==============================================================================
 827 */
 828 static int pci_dio_reset(struct comedi_device *dev)
 829 {
 830         const struct dio_boardtype *this_board = comedi_board(dev);
 831
 832         switch (this_board->cardtype) {
 833         case TYPE_PCI1730:
 834                 outb(0, dev->iobase + PCI1730_DO);      /*  clear outputs */
 835                 outb(0, dev->iobase + PCI1730_DO + 1);
 836                 outb(0, dev->iobase + PCI1730_IDO);
 837                 outb(0, dev->iobase + PCI1730_IDO + 1);
 838                 /* NO break there! */
 839         case TYPE_PCI1733:
 840                 /* disable interrupts */
 841                 outb(0, dev->iobase + PCI1730_3_INT_EN);
 842                 /* clear interrupts */
 843                 outb(0x0f, dev->iobase + PCI1730_3_INT_CLR);
 844                 /* set rising edge trigger */
 845                 outb(0, dev->iobase + PCI1730_3_INT_RF);
 846                 break;
 847         case TYPE_PCI1734:
 848                 outb(0, dev->iobase + PCI1734_IDO);     /*  clear outputs */
 849                 outb(0, dev->iobase + PCI1734_IDO + 1);
 850                 outb(0, dev->iobase + PCI1734_IDO + 2);
 851                 outb(0, dev->iobase + PCI1734_IDO + 3);
 852                 break;
 853         case TYPE_PCI1735:
 854                 outb(0, dev->iobase + PCI1735_DO);      /*  clear outputs */
 855                 outb(0, dev->iobase + PCI1735_DO + 1);
 856                 outb(0, dev->iobase + PCI1735_DO + 2);
 857                 outb(0, dev->iobase + PCI1735_DO + 3);
 858                 i8254_set_mode(dev->iobase + PCI1735_C8254, 0, 0, I8254_MODE0);
 859                 i8254_set_mode(dev->iobase + PCI1735_C8254, 0, 1, I8254_MODE0);
 860                 i8254_set_mode(dev->iobase + PCI1735_C8254, 0, 2, I8254_MODE0);
 861                 break;
 862
 863         case TYPE_PCI1736:
 864                 outb(0, dev->iobase + PCI1736_IDO);
 865                 outb(0, dev->iobase + PCI1736_IDO + 1);
 866                 /* disable interrupts */
 867                 outb(0, dev->iobase + PCI1736_3_INT_EN);
 868                 /* clear interrupts */
 869                 outb(0x0f, dev->iobase + PCI1736_3_INT_CLR);
 870                 /* set rising edge trigger */
 871                 outb(0, dev->iobase + PCI1736_3_INT_RF);
 872                 break;
 873
 874         case TYPE_PCI1739:
 875                 /* disable & clear interrupts */
 876                 outb(0x88, dev->iobase + PCI1739_ICR);
 877                 break;
 878
 879         case TYPE_PCI1750:
 880         case TYPE_PCI1751:
 881                 /* disable & clear interrupts */
 882                 outb(0x88, dev->iobase + PCI1750_ICR);
 883                 break;
 884         case TYPE_PCI1752:
 885                 outw(0, dev->iobase + PCI1752_6_CFC); /* disable channel freeze
 886                                                        * function */
 887                 outw(0, dev->iobase + PCI1752_IDO);     /*  clear outputs */
 888                 outw(0, dev->iobase + PCI1752_IDO + 2);
 889                 outw(0, dev->iobase + PCI1752_IDO2);
 890                 outw(0, dev->iobase + PCI1752_IDO2 + 2);
 891                 break;
 892         case TYPE_PCI1753E:
 893                 outb(0x88, dev->iobase + PCI1753E_ICR0); /* disable & clear
 894                                                           * interrupts */
 895                 outb(0x80, dev->iobase + PCI1753E_ICR1);
 896                 outb(0x80, dev->iobase + PCI1753E_ICR2);
 897                 outb(0x80, dev->iobase + PCI1753E_ICR3);
 898                 /* NO break there! */
 899         case TYPE_PCI1753:
 900                 outb(0x88, dev->iobase + PCI1753_ICR0); /* disable & clear
 901                                                          * interrupts */
 902                 outb(0x80, dev->iobase + PCI1753_ICR1);
 903                 outb(0x80, dev->iobase + PCI1753_ICR2);
 904                 outb(0x80, dev->iobase + PCI1753_ICR3);
 905                 break;
 906         case TYPE_PCI1754:
 907                 outw(0x08, dev->iobase + PCI1754_6_ICR0); /* disable and clear
 908                                                            * interrupts */
 909                 outw(0x08, dev->iobase + PCI1754_6_ICR1);
 910                 outw(0x08, dev->iobase + PCI1754_ICR2);
 911                 outw(0x08, dev->iobase + PCI1754_ICR3);
 912                 break;
 913         case TYPE_PCI1756:
 914                 outw(0, dev->iobase + PCI1752_6_CFC); /* disable channel freeze
 915                                                        * function */
 916                 outw(0x08, dev->iobase + PCI1754_6_ICR0); /* disable and clear
 917                                                            * interrupts */
 918                 outw(0x08, dev->iobase + PCI1754_6_ICR1);
 919                 outw(0, dev->iobase + PCI1756_IDO);     /*  clear outputs */
 920                 outw(0, dev->iobase + PCI1756_IDO + 2);
 921                 break;
 922         case TYPE_PCI1760:
 923                 pci1760_reset(dev);
 924                 break;
 925         case TYPE_PCI1762:
 926                 outw(0x0101, dev->iobase + PCI1762_ICR); /* disable & clear
 927                                                           * interrupts */
 928                 break;
 929         }
 930
 931         return 0;
 932 }
 933
 934 /*
 935 ==============================================================================
 936 */
 937 static int pci1760_attach(struct comedi_device *dev)
 938 {
 939         struct comedi_subdevice *s;
 940
 941         s = &dev->subdevices[0];
 942         s->type = COMEDI_SUBD_DI;
 943         s->subdev_flags = SDF_READABLE | SDF_GROUND | SDF_COMMON;
 944         s->n_chan = 8;
 945         s->maxdata = 1;
 946         s->len_chanlist = 8;
 947         s->range_table = &range_digital;
 948         s->insn_bits = pci1760_insn_bits_di;
 949
 950         s = &dev->subdevices[1];
 951         s->type = COMEDI_SUBD_DO;
 952         s->subdev_flags = SDF_WRITABLE | SDF_GROUND | SDF_COMMON;
 953         s->n_chan = 8;
 954         s->maxdata = 1;
 955         s->len_chanlist = 8;
 956         s->range_table = &range_digital;
 957         s->state = 0;
 958         s->insn_bits = pci1760_insn_bits_do;
 959
 960         s = &dev->subdevices[2];
 961         s->type = COMEDI_SUBD_TIMER;
 962         s->subdev_flags = SDF_WRITABLE | SDF_LSAMPL;
 963         s->n_chan = 2;
 964         s->maxdata = 0xffffffff;
 965         s->len_chanlist = 2;
 966 /*       s->insn_config=pci1760_insn_pwm_cfg; */
 967
 968         s = &dev->subdevices[3];
 969         s->type = COMEDI_SUBD_COUNTER;
 970         s->subdev_flags = SDF_READABLE | SDF_WRITABLE;
 971         s->n_chan = 8;
 972         s->maxdata = 0xffff;
 973         s->len_chanlist = 8;
 974         s->insn_read = pci1760_insn_cnt_read;
 975         s->insn_write = pci1760_insn_cnt_write;
 976 /*       s->insn_config=pci1760_insn_cnt_cfg; */
 977
 978         return 0;
 979 }
 980
 981 /*
 982 ==============================================================================
 983 */
 984 static int pci_dio_add_di(struct comedi_device *dev,
 985                           struct comedi_subdevice *s,
 986                           const struct diosubd_data *d)
 987 {
 988         const struct dio_boardtype *this_board = comedi_board(dev);
 989
 990         s->type = COMEDI_SUBD_DI;
 991         s->subdev_flags = SDF_READABLE | SDF_GROUND | SDF_COMMON | d->specflags;
 992         if (d->chans > 16)
 993                 s->subdev_flags |= SDF_LSAMPL;
 994         s->n_chan = d->chans;
 995         s->maxdata = 1;
 996         s->len_chanlist = d->chans;
 997         s->range_table = &range_digital;
 998         switch (this_board->io_access) {
 999         case IO_8b:
1000                 s->insn_bits = pci_dio_insn_bits_di_b;
1001                 break;
1002         case IO_16b:
1003                 s->insn_bits = pci_dio_insn_bits_di_w;
1004                 break;
1005         }
1006         s->private = (void *)d;
1007
1008         return 0;
1009 }
1010
1011 /*
1012 ==============================================================================
1013 */
1014 static int pci_dio_add_do(struct comedi_device *dev,
1015                           struct comedi_subdevice *s,
1016                           const struct diosubd_data *d)
1017 {
1018         const struct dio_boardtype *this_board = comedi_board(dev);
1019
1020         s->type = COMEDI_SUBD_DO;
1021         s->subdev_flags = SDF_WRITABLE | SDF_GROUND | SDF_COMMON;
1022         if (d->chans > 16)
1023                 s->subdev_flags |= SDF_LSAMPL;
1024         s->n_chan = d->chans;
1025         s->maxdata = 1;
1026         s->len_chanlist = d->chans;
1027         s->range_table = &range_digital;
1028         s->state = 0;
1029         switch (this_board->io_access) {
1030         case IO_8b:
1031                 s->insn_bits = pci_dio_insn_bits_do_b;
1032                 break;
1033         case IO_16b:
1034                 s->insn_bits = pci_dio_insn_bits_do_w;
1035                 break;
1036         }
1037         s->private = (void *)d;
1038
1039         return 0;
1040 }
1041
1042 /*
1043 ==============================================================================
1044 */
1045 static int pci_dio_add_8254(struct comedi_device *dev,
1046                             struct comedi_subdevice *s,
1047                             const struct diosubd_data *d)
1048 {
1049         s->type = COMEDI_SUBD_COUNTER;
1050         s->subdev_flags = SDF_WRITABLE | SDF_READABLE;
1051         s->n_chan = d->chans;
1052         s->maxdata = 65535;
1053         s->len_chanlist = d->chans;
1054         s->insn_read = pci_8254_insn_read;
1055         s->insn_write = pci_8254_insn_write;
1056         s->insn_config = pci_8254_insn_config;
1057         s->private = (void *)d;
1058
1059         return 0;
1060 }
1061
1062 static unsigned long pci_dio_override_cardtype(struct pci_dev *pcidev,
1063                                                unsigned long cardtype)
1064 {
1065         /*
1066          * Change cardtype from TYPE_PCI1753 to TYPE_PCI1753E if expansion
1067          * board available.  Need to enable PCI device and request the main
1068          * registers PCI BAR temporarily to perform the test.
1069          */
1070         if (cardtype != TYPE_PCI1753)
1071                 return cardtype;
1072         if (pci_enable_device(pcidev) < 0)
1073                 return cardtype;
1074         if (pci_request_region(pcidev, PCIDIO_MAINREG, "adv_pci_dio") == 0) {
1075                 /*
1076                  * This test is based on Advantech's "advdaq" driver source
1077                  * (which declares its module licence as "GPL" although the
1078                  * driver source does not include a "COPYING" file).
1079                  */
1080                 unsigned long reg =
1081                         pci_resource_start(pcidev, PCIDIO_MAINREG) + 53;
1082
1083                 outb(0x05, reg);
1084                 if ((inb(reg) & 0x07) == 0x02) {
1085                         outb(0x02, reg);
1086                         if ((inb(reg) & 0x07) == 0x05)
1087                                 cardtype = TYPE_PCI1753E;
1088                 }
1089                 pci_release_region(pcidev, PCIDIO_MAINREG);
1090         }
1091         pci_disable_device(pcidev);
1092         return cardtype;
1093 }
1094
1095 static int pci_dio_auto_attach(struct comedi_device *dev,
1096                                unsigned long context)
1097 {
1098         struct pci_dev *pcidev = comedi_to_pci_dev(dev);
1099         const struct dio_boardtype *this_board = NULL;
1100         struct pci_dio_private *devpriv;
1101         struct comedi_subdevice *s;
1102         int ret, subdev, i, j;
1103
1104         if (context < ARRAY_SIZE(boardtypes))
1105                 this_board = &boardtypes[context];
1106         if (!this_board)
1107                 return -ENODEV;
1108         dev->board_ptr = this_board;
1109         dev->board_name = this_board->name;
1110
1111         devpriv = comedi_alloc_devpriv(dev, sizeof(*devpriv));
1112         if (!devpriv)
1113                 return -ENOMEM;
1114
1115         ret = comedi_pci_enable(dev);
1116         if (ret)
1117                 return ret;
1118         dev->iobase = pci_resource_start(pcidev, this_board->main_pci_region);
1119
1120         ret = comedi_alloc_subdevices(dev, this_board->nsubdevs);
1121         if (ret)
1122                 return ret;
1123
1124         subdev = 0;
1125         for (i = 0; i < MAX_DI_SUBDEVS; i++)
1126                 if (this_board->sdi[i].chans) {
1127                         s = &dev->subdevices[subdev];
1128                         pci_dio_add_di(dev, s, &this_board->sdi[i]);
1129                         subdev++;
1130                 }
1131
1132         for (i = 0; i < MAX_DO_SUBDEVS; i++)
1133                 if (this_board->sdo[i].chans) {
1134                         s = &dev->subdevices[subdev];
1135                         pci_dio_add_do(dev, s, &this_board->sdo[i]);
1136                         subdev++;
1137                 }
1138
1139         for (i = 0; i < MAX_DIO_SUBDEVG; i++)
1140                 for (j = 0; j < this_board->sdio[i].regs; j++) {
1141                         s = &dev->subdevices[subdev];
1142                         subdev_8255_init(dev, s, NULL,
1143                                          dev->iobase +
1144                                          this_board->sdio[i].addr +
1145                                          SIZE_8255 * j);
1146                         subdev++;
1147                 }
1148
1149         if (this_board->boardid.chans) {
1150                 s = &dev->subdevices[subdev];
1151                 s->type = COMEDI_SUBD_DI;
1152                 pci_dio_add_di(dev, s, &this_board->boardid);
1153                 subdev++;
1154         }
1155
1156         for (i = 0; i < MAX_8254_SUBDEVS; i++)
1157                 if (this_board->s8254[i].chans) {
1158                         s = &dev->subdevices[subdev];
1159                         pci_dio_add_8254(dev, s, &this_board->s8254[i]);
1160                         subdev++;
1161                 }
1162
1163         if (this_board->cardtype == TYPE_PCI1760)
1164                 pci1760_attach(dev);
1165
1166         devpriv->valid = 1;
1167
1168         pci_dio_reset(dev);
1169
1170         return 0;
1171 }
1172
1173 static void pci_dio_detach(struct comedi_device *dev)
1174 {
1175         struct pci_dio_private *devpriv = dev->private;
1176
1177         if (devpriv) {
1178                 if (devpriv->valid)
1179                         pci_dio_reset(dev);
1180         }
1181         comedi_pci_disable(dev);
1182 }
1183
1184 static struct comedi_driver adv_pci_dio_driver = {
1185         .driver_name    = "adv_pci_dio",
1186         .module         = THIS_MODULE,
1187         .auto_attach    = pci_dio_auto_attach,
1188         .detach         = pci_dio_detach,
1189 };
1190
1191 static int adv_pci_dio_pci_probe(struct pci_dev *dev,
1192                                  const struct pci_device_id *id)
1193 {
1194         unsigned long cardtype;
1195
1196         cardtype = pci_dio_override_cardtype(dev, id->driver_data);
1197         return comedi_pci_auto_config(dev, &adv_pci_dio_driver, cardtype);
1198 }
1199
1200 static DEFINE_PCI_DEVICE_TABLE(adv_pci_dio_pci_table) = {
1201         { PCI_VDEVICE(ADVANTECH, 0x1730), TYPE_PCI1730 },
1202         { PCI_VDEVICE(ADVANTECH, 0x1733), TYPE_PCI1733 },
1203         { PCI_VDEVICE(ADVANTECH, 0x1734), TYPE_PCI1734 },
1204         { PCI_VDEVICE(ADVANTECH, 0x1735), TYPE_PCI1735 },
1205         { PCI_VDEVICE(ADVANTECH, 0x1736), TYPE_PCI1736 },
1206         { PCI_VDEVICE(ADVANTECH, 0x1739), TYPE_PCI1739 },
1207         { PCI_VDEVICE(ADVANTECH, 0x1750), TYPE_PCI1750 },
1208         { PCI_VDEVICE(ADVANTECH, 0x1751), TYPE_PCI1751 },
1209         { PCI_VDEVICE(ADVANTECH, 0x1752), TYPE_PCI1752 },
1210         { PCI_VDEVICE(ADVANTECH, 0x1753), TYPE_PCI1753 },
1211         { PCI_VDEVICE(ADVANTECH, 0x1754), TYPE_PCI1754 },
1212         { PCI_VDEVICE(ADVANTECH, 0x1756), TYPE_PCI1756 },
1213         { PCI_VDEVICE(ADVANTECH, 0x1760), TYPE_PCI1760 },
1214         { PCI_VDEVICE(ADVANTECH, 0x1762), TYPE_PCI1762 },
1215         { 0 }
1216 };
1217 MODULE_DEVICE_TABLE(pci, adv_pci_dio_pci_table);
1218
1219 static struct pci_driver adv_pci_dio_pci_driver = {
1220         .name           = "adv_pci_dio",
1221         .id_table       = adv_pci_dio_pci_table,
1222         .probe          = adv_pci_dio_pci_probe,
1223         .remove         = comedi_pci_auto_unconfig,
1224 };
1225 module_comedi_pci_driver(adv_pci_dio_driver, adv_pci_dio_pci_driver);
1226
1227 MODULE_AUTHOR("Comedi http://www.comedi.org");
1228 MODULE_DESCRIPTION("Comedi low-level driver");
1229 MODULE_LICENSE("GPL");