drivers/staging/rtl8188eu/hal/odm_RegConfig8188E.c

   1 /******************************************************************************
   2  *
   3  * Copyright(c) 2007 - 2011 Realtek Corporation. All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or modify it
   6  * under the terms of version 2 of the GNU General Public License as
   7  * published by the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful, but WITHOUT
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
  12  * more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along with
  15  * this program; if not, write to the Free Software Foundation, Inc.,
  16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
  17  *
  18  *
  19  ******************************************************************************/
  20
  21 #include "odm_precomp.h"
  22
  23 void odm_ConfigRFReg_8188E(struct odm_dm_struct *pDM_Odm, u32 Addr,
  24                            u32 Data, enum rf_radio_path RF_PATH,
  25                            u32 RegAddr)
  26 {
  27         struct adapter *adapter = pDM_Odm->Adapter;
  28
  29         if (Addr == 0xffe) {
  30                 msleep(50);
  31         } else if (Addr == 0xfd) {
  32                 mdelay(5);
  33         } else if (Addr == 0xfc) {
  34                 mdelay(1);
  35         } else if (Addr == 0xfb) {
  36                 udelay(50);
  37         } else if (Addr == 0xfa) {
  38                 udelay(5);
  39         } else if (Addr == 0xf9) {
  40                 udelay(1);
  41         } else {
  42                 PHY_SetRFReg(adapter, RF_PATH, RegAddr, bRFRegOffsetMask, Data);
  43                 /*  Add 1us delay between BB/RF register setting. */
  44                 udelay(1);
  45         }
  46 }
  47
  48 void odm_ConfigRF_RadioA_8188E(struct odm_dm_struct *pDM_Odm, u32 Addr, u32 Data)
  49 {
  50         u32  content = 0x1000; /*  RF_Content: radioa_txt */
  51         u32 maskforPhySet = (u32)(content&0xE000);
  52
  53         odm_ConfigRFReg_8188E(pDM_Odm, Addr, Data, RF_PATH_A, Addr|maskforPhySet);
  54         ODM_RT_TRACE(pDM_Odm, ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigRFWithHeaderFile: [RadioA] %08X %08X\n", Addr, Data));
  55 }
  56
  57 void odm_ConfigRF_RadioB_8188E(struct odm_dm_struct *pDM_Odm, u32 Addr, u32 Data)
  58 {
  59         u32  content = 0x1001; /*  RF_Content: radiob_txt */
  60         u32 maskforPhySet = (u32)(content&0xE000);
  61
  62         odm_ConfigRFReg_8188E(pDM_Odm, Addr, Data, RF_PATH_B, Addr|maskforPhySet);
  63
  64         ODM_RT_TRACE(pDM_Odm, ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigRFWithHeaderFile: [RadioB] %08X %08X\n", Addr, Data));
  65 }
  66
  67 void odm_ConfigMAC_8188E(struct odm_dm_struct *pDM_Odm, u32 Addr, u8 Data)
  68 {
  69         struct adapter *adapt = pDM_Odm->Adapter;
  70
  71         rtw_write8(adapt, Addr, Data);
  72         ODM_RT_TRACE(pDM_Odm, ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigMACWithHeaderFile: [MAC_REG] %08X %08X\n", Addr, Data));
  73 }
  74
  75 void odm_ConfigBB_AGC_8188E(struct odm_dm_struct *pDM_Odm, u32 Addr, u32 Bitmask, u32 Data)
  76 {
  77         struct adapter *adapter = pDM_Odm->Adapter;
  78
  79         PHY_SetBBReg(adapter, Addr, Bitmask, Data);
  80         /*  Add 1us delay between BB/RF register setting. */
  81         udelay(1);
  82
  83         ODM_RT_TRACE(pDM_Odm, ODM_COMP_INIT, ODM_DBG_TRACE,
  84                      ("===> ODM_ConfigBBWithHeaderFile: [AGC_TAB] %08X %08X\n",
  85                      Addr, Data));
  86 }
  87
  88 void odm_ConfigBB_PHY_REG_PG_8188E(struct odm_dm_struct *pDM_Odm, u32 Addr,
  89                                    u32 Bitmask, u32 Data)
  90 {
  91         if (Addr == 0xfe) {
  92                 msleep(50);
  93         } else if (Addr == 0xfd) {
  94                 mdelay(5);
  95         } else if (Addr == 0xfc) {
  96                 mdelay(1);
  97         } else if (Addr == 0xfb) {
  98                 udelay(50);
  99         } else if (Addr == 0xfa) {
 100                 udelay(5);
 101         } else if (Addr == 0xf9) {
 102                 udelay(1);
 103         } else{
 104                 ODM_RT_TRACE(pDM_Odm, ODM_COMP_INIT, ODM_DBG_LOUD,
 105                              ("===> @@@@@@@ ODM_ConfigBBWithHeaderFile: [PHY_REG] %08X %08X %08X\n",
 106                              Addr, Bitmask, Data));
 107                 storePwrIndexDiffRateOffset(pDM_Odm->Adapter, Addr, Bitmask, Data);
 108         }
 109 }
 110
 111 void odm_ConfigBB_PHY_8188E(struct odm_dm_struct *pDM_Odm, u32 Addr, u32 Bitmask, u32 Data)
 112 {
 113         struct adapter *adapter = pDM_Odm->Adapter;
 114
 115         if (Addr == 0xfe) {
 116                 msleep(50);
 117         } else if (Addr == 0xfd) {
 118                 mdelay(5);
 119         } else if (Addr == 0xfc) {
 120                 mdelay(1);
 121         } else if (Addr == 0xfb) {
 122                 udelay(50);
 123         } else if (Addr == 0xfa) {
 124                 udelay(5);
 125         } else if (Addr == 0xf9) {
 126                 udelay(1);
 127         } else {
 128                 if (Addr == 0xa24)
 129                         pDM_Odm->RFCalibrateInfo.RegA24 = Data;
 130                 PHY_SetBBReg(adapter, Addr, Bitmask, Data);
 131
 132                 /*  Add 1us delay between BB/RF register setting. */
 133                 udelay(1);
 134                 ODM_RT_TRACE(pDM_Odm, ODM_COMP_INIT, ODM_DBG_TRACE,
 135                              ("===> ODM_ConfigBBWithHeaderFile: [PHY_REG] %08X %08X\n",
 136                              Addr, Data));
 137         }
 138 }