drivers/tty/serial/8250/8250_dw.c

   1 /*
   2  * Synopsys DesignWare 8250 driver.
   3  *
   4  * Copyright 2011 Picochip, Jamie Iles.
   5  * Copyright 2013 Intel Corporation
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * The Synopsys DesignWare 8250 has an extra feature whereby it detects if the
  13  * LCR is written whilst busy.  If it is, then a busy detect interrupt is
  14  * raised, the LCR needs to be rewritten and the uart status register read.
  15  */
  16 #include <linux/device.h>
  17 #include <linux/io.h>
  18 #include <linux/module.h>
  19 #include <linux/serial_8250.h>
  20 #include <linux/serial_reg.h>
  21 #include <linux/of.h>
  22 #include <linux/of_irq.h>
  23 #include <linux/of_platform.h>
  24 #include <linux/platform_device.h>
  25 #include <linux/slab.h>
  26 #include <linux/acpi.h>
  27 #include <linux/clk.h>
  28 #include <linux/reset.h>
  29 #include <linux/pm_runtime.h>
  30
  31 #include <asm/byteorder.h>
  32
  33 #include "8250.h"
  34
  35 /* Offsets for the DesignWare specific registers */
  36 #define DW_UART_USR     0x1f /* UART Status Register */
  37 #define DW_UART_CPR     0xf4 /* Component Parameter Register */
  38 #define DW_UART_UCV     0xf8 /* UART Component Version */
  39
  40 /* Component Parameter Register bits */
  41 #define DW_UART_CPR_ABP_DATA_WIDTH      (3 << 0)
  42 #define DW_UART_CPR_AFCE_MODE           (1 << 4)
  43 #define DW_UART_CPR_THRE_MODE           (1 << 5)
  44 #define DW_UART_CPR_SIR_MODE            (1 << 6)
  45 #define DW_UART_CPR_SIR_LP_MODE         (1 << 7)
  46 #define DW_UART_CPR_ADDITIONAL_FEATURES (1 << 8)
  47 #define DW_UART_CPR_FIFO_ACCESS         (1 << 9)
  48 #define DW_UART_CPR_FIFO_STAT           (1 << 10)
  49 #define DW_UART_CPR_SHADOW              (1 << 11)
  50 #define DW_UART_CPR_ENCODED_PARMS       (1 << 12)
  51 #define DW_UART_CPR_DMA_EXTRA           (1 << 13)
  52 #define DW_UART_CPR_FIFO_MODE           (0xff << 16)
  53 /* Helper for fifo size calculation */
  54 #define DW_UART_CPR_FIFO_SIZE(a)        (((a >> 16) & 0xff) * 16)
  55
  56
  57 struct dw8250_data {
  58         u8                      usr_reg;
  59         int                     last_mcr;
  60         int                     line;
  61         int                     msr_mask_on;
  62         int                     msr_mask_off;
  63         struct clk              *clk;
  64         struct clk              *pclk;
  65         struct reset_control    *rst;
  66         struct uart_8250_dma    dma;
  67 };
  68
  69 #define BYT_PRV_CLK                     0x800
  70 #define BYT_PRV_CLK_EN                  (1 << 0)
  71 #define BYT_PRV_CLK_M_VAL_SHIFT         1
  72 #define BYT_PRV_CLK_N_VAL_SHIFT         16
  73 #define BYT_PRV_CLK_UPDATE              (1 << 31)
  74
  75 static inline int dw8250_modify_msr(struct uart_port *p, int offset, int value)
  76 {
  77         struct dw8250_data *d = p->private_data;
  78
  79         /* If reading MSR, report CTS asserted when auto-CTS/RTS enabled */
  80         if (offset == UART_MSR && d->last_mcr & UART_MCR_AFE) {
  81                 value |= UART_MSR_CTS;
  82                 value &= ~UART_MSR_DCTS;
  83         }
  84
  85         /* Override any modem control signals if needed */
  86         if (offset == UART_MSR) {
  87                 value |= d->msr_mask_on;
  88                 value &= ~d->msr_mask_off;
  89         }
  90
  91         return value;
  92 }
  93
  94 static void dw8250_force_idle(struct uart_port *p)
  95 {
  96         struct uart_8250_port *up = up_to_u8250p(p);
  97
  98         serial8250_clear_and_reinit_fifos(up);
  99         (void)p->serial_in(p, UART_RX);
 100 }
 101
 102 static void dw8250_serial_out(struct uart_port *p, int offset, int value)
 103 {
 104         struct dw8250_data *d = p->private_data;
 105
 106         if (offset == UART_MCR)
 107                 d->last_mcr = value;
 108
 109         writeb(value, p->membase + (offset << p->regshift));
 110
 111         /* Make sure LCR write wasn't ignored */
 112         if (offset == UART_LCR) {
 113                 int tries = 1000;
 114                 while (tries--) {
 115                         unsigned int lcr = p->serial_in(p, UART_LCR);
 116                         if ((value & ~UART_LCR_SPAR) == (lcr & ~UART_LCR_SPAR))
 117                                 return;
 118                         dw8250_force_idle(p);
 119                         writeb(value, p->membase + (UART_LCR << p->regshift));
 120                 }
 121                 /*
 122                  * FIXME: this deadlocks if port->lock is already held
 123                  * dev_err(p->dev, "Couldn't set LCR to %d\n", value);
 124                  */
 125         }
 126 }
 127
 128 static unsigned int dw8250_serial_in(struct uart_port *p, int offset)
 129 {
 130         unsigned int value = readb(p->membase + (offset << p->regshift));
 131
 132         return dw8250_modify_msr(p, offset, value);
 133 }
 134
 135 #ifdef CONFIG_64BIT
 136 static unsigned int dw8250_serial_inq(struct uart_port *p, int offset)
 137 {
 138         unsigned int value;
 139
 140         value = (u8)__raw_readq(p->membase + (offset << p->regshift));
 141
 142         return dw8250_modify_msr(p, offset, value);
 143 }
 144
 145 static void dw8250_serial_outq(struct uart_port *p, int offset, int value)
 146 {
 147         struct dw8250_data *d = p->private_data;
 148
 149         if (offset == UART_MCR)
 150                 d->last_mcr = value;
 151
 152         value &= 0xff;
 153         __raw_writeq(value, p->membase + (offset << p->regshift));
 154         /* Read back to ensure register write ordering. */
 155         __raw_readq(p->membase + (UART_LCR << p->regshift));
 156
 157         /* Make sure LCR write wasn't ignored */
 158         if (offset == UART_LCR) {
 159                 int tries = 1000;
 160                 while (tries--) {
 161                         unsigned int lcr = p->serial_in(p, UART_LCR);
 162                         if ((value & ~UART_LCR_SPAR) == (lcr & ~UART_LCR_SPAR))
 163                                 return;
 164                         dw8250_force_idle(p);
 165                         __raw_writeq(value & 0xff,
 166                                      p->membase + (UART_LCR << p->regshift));
 167                 }
 168                 /*
 169                  * FIXME: this deadlocks if port->lock is already held
 170                  * dev_err(p->dev, "Couldn't set LCR to %d\n", value);
 171                  */
 172         }
 173 }
 174 #endif /* CONFIG_64BIT */
 175
 176 static void dw8250_serial_out32(struct uart_port *p, int offset, int value)
 177 {
 178         struct dw8250_data *d = p->private_data;
 179
 180         if (offset == UART_MCR)
 181                 d->last_mcr = value;
 182
 183         writel(value, p->membase + (offset << p->regshift));
 184
 185         /* Make sure LCR write wasn't ignored */
 186         if (offset == UART_LCR) {
 187                 int tries = 1000;
 188                 while (tries--) {
 189                         unsigned int lcr = p->serial_in(p, UART_LCR);
 190                         if ((value & ~UART_LCR_SPAR) == (lcr & ~UART_LCR_SPAR))
 191                                 return;
 192                         dw8250_force_idle(p);
 193                         writel(value, p->membase + (UART_LCR << p->regshift));
 194                 }
 195                 /*
 196                  * FIXME: this deadlocks if port->lock is already held
 197                  * dev_err(p->dev, "Couldn't set LCR to %d\n", value);
 198                  */
 199         }
 200 }
 201
 202 static unsigned int dw8250_serial_in32(struct uart_port *p, int offset)
 203 {
 204         unsigned int value = readl(p->membase + (offset << p->regshift));
 205
 206         return dw8250_modify_msr(p, offset, value);
 207 }
 208
 209 static int dw8250_handle_irq(struct uart_port *p)
 210 {
 211         struct dw8250_data *d = p->private_data;
 212         unsigned int iir = p->serial_in(p, UART_IIR);
 213
 214         if (serial8250_handle_irq(p, iir)) {
 215                 return 1;
 216         } else if ((iir & UART_IIR_BUSY) == UART_IIR_BUSY) {
 217                 /* Clear the USR */
 218                 (void)p->serial_in(p, d->usr_reg);
 219
 220                 return 1;
 221         }
 222
 223         return 0;
 224 }
 225
 226 static void
 227 dw8250_do_pm(struct uart_port *port, unsigned int state, unsigned int old)
 228 {
 229         if (!state)
 230                 pm_runtime_get_sync(port->dev);
 231
 232         serial8250_do_pm(port, state, old);
 233
 234         if (state)
 235                 pm_runtime_put_sync_suspend(port->dev);
 236 }
 237
 238 static void dw8250_set_termios(struct uart_port *p, struct ktermios *termios,
 239                                struct ktermios *old)
 240 {
 241         unsigned int baud = tty_termios_baud_rate(termios);
 242         struct dw8250_data *d = p->private_data;
 243         unsigned int rate;
 244         int ret;
 245
 246         if (IS_ERR(d->clk) || !old)
 247                 goto out;
 248
 249         /* Not requesting clock rates below 1.8432Mhz */
 250         if (baud < 115200)
 251                 baud = 115200;
 252
 253         clk_disable_unprepare(d->clk);
 254         rate = clk_round_rate(d->clk, baud * 16);
 255         ret = clk_set_rate(d->clk, rate);
 256         clk_prepare_enable(d->clk);
 257
 258         if (!ret)
 259                 p->uartclk = rate;
 260
 261         p->status &= ~UPSTAT_AUTOCTS;
 262         if (termios->c_cflag & CRTSCTS)
 263                 p->status |= UPSTAT_AUTOCTS;
 264
 265 out:
 266         serial8250_do_set_termios(p, termios, old);
 267 }
 268
 269 static bool dw8250_dma_filter(struct dma_chan *chan, void *param)
 270 {
 271         return false;
 272 }
 273
 274 static void dw8250_setup_port(struct uart_8250_port *up)
 275 {
 276         struct uart_port        *p = &up->port;
 277         u32                     reg = readl(p->membase + DW_UART_UCV);
 278
 279         /*
 280          * If the Component Version Register returns zero, we know that
 281          * ADDITIONAL_FEATURES are not enabled. No need to go any further.
 282          */
 283         if (!reg)
 284                 return;
 285
 286         dev_dbg_ratelimited(p->dev, "Designware UART version %c.%c%c\n",
 287                 (reg >> 24) & 0xff, (reg >> 16) & 0xff, (reg >> 8) & 0xff);
 288
 289         reg = readl(p->membase + DW_UART_CPR);
 290         if (!reg)
 291                 return;
 292
 293         /* Select the type based on fifo */
 294         if (reg & DW_UART_CPR_FIFO_MODE) {
 295                 p->type = PORT_16550A;
 296                 p->flags |= UPF_FIXED_TYPE;
 297                 p->fifosize = DW_UART_CPR_FIFO_SIZE(reg);
 298                 up->tx_loadsz = p->fifosize;
 299                 up->capabilities = UART_CAP_FIFO;
 300         }
 301
 302         if (reg & DW_UART_CPR_AFCE_MODE)
 303                 up->capabilities |= UART_CAP_AFE;
 304 }
 305
 306 static int dw8250_probe_of(struct uart_port *p,
 307                            struct dw8250_data *data)
 308 {
 309         struct device_node      *np = p->dev->of_node;
 310         struct uart_8250_port *up = up_to_u8250p(p);
 311         u32                     val;
 312         bool has_ucv = true;
 313         int id;
 314
 315 #ifdef CONFIG_64BIT
 316         if (of_device_is_compatible(np, "cavium,octeon-3860-uart")) {
 317                 p->serial_in = dw8250_serial_inq;
 318                 p->serial_out = dw8250_serial_outq;
 319                 p->flags = UPF_SKIP_TEST | UPF_SHARE_IRQ | UPF_FIXED_TYPE;
 320                 p->type = PORT_OCTEON;
 321                 data->usr_reg = 0x27;
 322                 has_ucv = false;
 323         } else
 324 #endif
 325         if (!of_property_read_u32(np, "reg-io-width", &val)) {
 326                 switch (val) {
 327                 case 1:
 328                         break;
 329                 case 4:
 330                         p->iotype = UPIO_MEM32;
 331                         p->serial_in = dw8250_serial_in32;
 332                         p->serial_out = dw8250_serial_out32;
 333                         break;
 334                 default:
 335                         dev_err(p->dev, "unsupported reg-io-width (%u)\n", val);
 336                         return -EINVAL;
 337                 }
 338         }
 339         if (has_ucv)
 340                 dw8250_setup_port(up);
 341
 342         /* if we have a valid fifosize, try hooking up DMA here */
 343         if (p->fifosize) {
 344                 up->dma = &data->dma;
 345
 346                 up->dma->rxconf.src_maxburst = p->fifosize / 4;
 347                 up->dma->txconf.dst_maxburst = p->fifosize / 4;
 348         }
 349
 350         if (!of_property_read_u32(np, "reg-shift", &val))
 351                 p->regshift = val;
 352
 353         /* get index of serial line, if found in DT aliases */
 354         id = of_alias_get_id(np, "serial");
 355         if (id >= 0)
 356                 p->line = id;
 357
 358         if (of_property_read_bool(np, "dcd-override")) {
 359                 /* Always report DCD as active */
 360                 data->msr_mask_on |= UART_MSR_DCD;
 361                 data->msr_mask_off |= UART_MSR_DDCD;
 362         }
 363
 364         if (of_property_read_bool(np, "dsr-override")) {
 365                 /* Always report DSR as active */
 366                 data->msr_mask_on |= UART_MSR_DSR;
 367                 data->msr_mask_off |= UART_MSR_DDSR;
 368         }
 369
 370         if (of_property_read_bool(np, "cts-override")) {
 371                 /* Always report CTS as active */
 372                 data->msr_mask_on |= UART_MSR_CTS;
 373                 data->msr_mask_off |= UART_MSR_DCTS;
 374         }
 375
 376         if (of_property_read_bool(np, "ri-override")) {
 377                 /* Always report Ring indicator as inactive */
 378                 data->msr_mask_off |= UART_MSR_RI;
 379                 data->msr_mask_off |= UART_MSR_TERI;
 380         }
 381
 382         return 0;
 383 }
 384
 385 static bool dw8250_idma_filter(struct dma_chan *chan, void *param)
 386 {
 387         struct device *dev = param;
 388
 389         if (dev != chan->device->dev->parent)
 390                 return false;
 391
 392         return true;
 393 }
 394
 395 static int dw8250_probe_acpi(struct uart_8250_port *up,
 396                              struct dw8250_data *data)
 397 {
 398         struct uart_port *p = &up->port;
 399
 400         dw8250_setup_port(up);
 401
 402         p->iotype = UPIO_MEM32;
 403         p->serial_in = dw8250_serial_in32;
 404         p->serial_out = dw8250_serial_out32;
 405         p->regshift = 2;
 406
 407         /* Platforms with iDMA */
 408         if (platform_get_resource_byname(to_platform_device(up->port.dev),
 409                                          IORESOURCE_MEM, "lpss_priv")) {
 410                 data->dma.rx_param = up->port.dev->parent;
 411                 data->dma.tx_param = up->port.dev->parent;
 412                 data->dma.fn = dw8250_idma_filter;
 413         }
 414
 415         up->dma = &data->dma;
 416         up->dma->rxconf.src_maxburst = p->fifosize / 4;
 417         up->dma->txconf.dst_maxburst = p->fifosize / 4;
 418
 419         up->port.set_termios = dw8250_set_termios;
 420
 421         return 0;
 422 }
 423
 424 static int dw8250_probe(struct platform_device *pdev)
 425 {
 426         struct uart_8250_port uart = {};
 427         struct resource *regs = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 428         int irq = platform_get_irq(pdev, 0);
 429         struct dw8250_data *data;
 430         int err;
 431
 432         if (!regs) {
 433                 dev_err(&pdev->dev, "no registers defined\n");
 434                 return -EINVAL;
 435         }
 436
 437         if (irq < 0) {
 438                 if (irq != -EPROBE_DEFER)
 439                         dev_err(&pdev->dev, "cannot get irq\n");
 440                 return irq;
 441         }
 442
 443         spin_lock_init(&uart.port.lock);
 444         uart.port.mapbase = regs->start;
 445         uart.port.irq = irq;
 446         uart.port.handle_irq = dw8250_handle_irq;
 447         uart.port.pm = dw8250_do_pm;
 448         uart.port.type = PORT_8250;
 449         uart.port.flags = UPF_SHARE_IRQ | UPF_BOOT_AUTOCONF | UPF_FIXED_PORT;
 450         uart.port.dev = &pdev->dev;
 451
 452         uart.port.membase = devm_ioremap(&pdev->dev, regs->start,
 453                                          resource_size(regs));
 454         if (!uart.port.membase)
 455                 return -ENOMEM;
 456
 457         data = devm_kzalloc(&pdev->dev, sizeof(*data), GFP_KERNEL);
 458         if (!data)
 459                 return -ENOMEM;
 460
 461         data->usr_reg = DW_UART_USR;
 462
 463         /* Always ask for fixed clock rate from a property. */
 464         device_property_read_u32(&pdev->dev, "clock-frequency",
 465                                  &uart.port.uartclk);
 466
 467         /* If there is separate baudclk, get the rate from it. */
 468         data->clk = devm_clk_get(&pdev->dev, "baudclk");
 469         if (IS_ERR(data->clk) && PTR_ERR(data->clk) != -EPROBE_DEFER)
 470                 data->clk = devm_clk_get(&pdev->dev, NULL);
 471         if (IS_ERR(data->clk) && PTR_ERR(data->clk) == -EPROBE_DEFER)
 472                 return -EPROBE_DEFER;
 473         if (!IS_ERR_OR_NULL(data->clk)) {
 474                 err = clk_prepare_enable(data->clk);
 475                 if (err)
 476                         dev_warn(&pdev->dev, "could not enable optional baudclk: %d\n",
 477                                  err);
 478                 else
 479                         uart.port.uartclk = clk_get_rate(data->clk);
 480         }
 481
 482         /* If no clock rate is defined, fail. */
 483         if (!uart.port.uartclk) {
 484                 dev_err(&pdev->dev, "clock rate not defined\n");
 485                 return -EINVAL;
 486         }
 487
 488         data->pclk = devm_clk_get(&pdev->dev, "apb_pclk");
 489         if (IS_ERR(data->clk) && PTR_ERR(data->clk) == -EPROBE_DEFER) {
 490                 err = -EPROBE_DEFER;
 491                 goto err_clk;
 492         }
 493         if (!IS_ERR(data->pclk)) {
 494                 err = clk_prepare_enable(data->pclk);
 495                 if (err) {
 496                         dev_err(&pdev->dev, "could not enable apb_pclk\n");
 497                         goto err_clk;
 498                 }
 499         }
 500
 501         data->rst = devm_reset_control_get_optional(&pdev->dev, NULL);
 502         if (IS_ERR(data->rst) && PTR_ERR(data->rst) == -EPROBE_DEFER) {
 503                 err = -EPROBE_DEFER;
 504                 goto err_pclk;
 505         }
 506         if (!IS_ERR(data->rst))
 507                 reset_control_deassert(data->rst);
 508
 509         data->dma.rx_param = data;
 510         data->dma.tx_param = data;
 511         data->dma.fn = dw8250_dma_filter;
 512
 513         uart.port.iotype = UPIO_MEM;
 514         uart.port.serial_in = dw8250_serial_in;
 515         uart.port.serial_out = dw8250_serial_out;
 516         uart.port.private_data = data;
 517
 518         if (pdev->dev.of_node) {
 519                 err = dw8250_probe_of(&uart.port, data);
 520                 if (err)
 521                         goto err_reset;
 522         } else if (ACPI_HANDLE(&pdev->dev)) {
 523                 err = dw8250_probe_acpi(&uart, data);
 524                 if (err)
 525                         goto err_reset;
 526         } else {
 527                 err = -ENODEV;
 528                 goto err_reset;
 529         }
 530
 531         data->line = serial8250_register_8250_port(&uart);
 532         if (data->line < 0) {
 533                 err = data->line;
 534                 goto err_reset;
 535         }
 536
 537         platform_set_drvdata(pdev, data);
 538
 539         pm_runtime_set_active(&pdev->dev);
 540         pm_runtime_enable(&pdev->dev);
 541
 542         return 0;
 543
 544 err_reset:
 545         if (!IS_ERR(data->rst))
 546                 reset_control_assert(data->rst);
 547
 548 err_pclk:
 549         if (!IS_ERR(data->pclk))
 550                 clk_disable_unprepare(data->pclk);
 551
 552 err_clk:
 553         if (!IS_ERR(data->clk))
 554                 clk_disable_unprepare(data->clk);
 555
 556         return err;
 557 }
 558
 559 static int dw8250_remove(struct platform_device *pdev)
 560 {
 561         struct dw8250_data *data = platform_get_drvdata(pdev);
 562
 563         pm_runtime_get_sync(&pdev->dev);
 564
 565         serial8250_unregister_port(data->line);
 566
 567         if (!IS_ERR(data->rst))
 568                 reset_control_assert(data->rst);
 569
 570         if (!IS_ERR(data->pclk))
 571                 clk_disable_unprepare(data->pclk);
 572
 573         if (!IS_ERR(data->clk))
 574                 clk_disable_unprepare(data->clk);
 575
 576         pm_runtime_disable(&pdev->dev);
 577         pm_runtime_put_noidle(&pdev->dev);
 578
 579         return 0;
 580 }
 581
 582 #ifdef CONFIG_PM_SLEEP
 583 static int dw8250_suspend(struct device *dev)
 584 {
 585         struct dw8250_data *data = dev_get_drvdata(dev);
 586
 587         serial8250_suspend_port(data->line);
 588
 589         return 0;
 590 }
 591
 592 static int dw8250_resume(struct device *dev)
 593 {
 594         struct dw8250_data *data = dev_get_drvdata(dev);
 595
 596         serial8250_resume_port(data->line);
 597
 598         return 0;
 599 }
 600 #endif /* CONFIG_PM_SLEEP */
 601
 602 #ifdef CONFIG_PM
 603 static int dw8250_runtime_suspend(struct device *dev)
 604 {
 605         struct dw8250_data *data = dev_get_drvdata(dev);
 606
 607         if (!IS_ERR(data->clk))
 608                 clk_disable_unprepare(data->clk);
 609
 610         if (!IS_ERR(data->pclk))
 611                 clk_disable_unprepare(data->pclk);
 612
 613         return 0;
 614 }
 615
 616 static int dw8250_runtime_resume(struct device *dev)
 617 {
 618         struct dw8250_data *data = dev_get_drvdata(dev);
 619
 620         if (!IS_ERR(data->pclk))
 621                 clk_prepare_enable(data->pclk);
 622
 623         if (!IS_ERR(data->clk))
 624                 clk_prepare_enable(data->clk);
 625
 626         return 0;
 627 }
 628 #endif
 629
 630 static const struct dev_pm_ops dw8250_pm_ops = {
 631         SET_SYSTEM_SLEEP_PM_OPS(dw8250_suspend, dw8250_resume)
 632         SET_RUNTIME_PM_OPS(dw8250_runtime_suspend, dw8250_runtime_resume, NULL)
 633 };
 634
 635 static const struct of_device_id dw8250_of_match[] = {
 636         { .compatible = "snps,dw-apb-uart" },
 637         { .compatible = "cavium,octeon-3860-uart" },
 638         { /* Sentinel */ }
 639 };
 640 MODULE_DEVICE_TABLE(of, dw8250_of_match);
 641
 642 static const struct acpi_device_id dw8250_acpi_match[] = {
 643         { "INT33C4", 0 },
 644         { "INT33C5", 0 },
 645         { "INT3434", 0 },
 646         { "INT3435", 0 },
 647         { "80860F0A", 0 },
 648         { "8086228A", 0 },
 649         { "APMC0D08", 0},
 650         { "AMD0020", 0 },
 651         { },
 652 };
 653 MODULE_DEVICE_TABLE(acpi, dw8250_acpi_match);
 654
 655 static struct platform_driver dw8250_platform_driver = {
 656         .driver = {
 657                 .name           = "dw-apb-uart",
 658                 .pm             = &dw8250_pm_ops,
 659                 .of_match_table = dw8250_of_match,
 660                 .acpi_match_table = ACPI_PTR(dw8250_acpi_match),
 661         },
 662         .probe                  = dw8250_probe,
 663         .remove                 = dw8250_remove,
 664 };
 665
 666 module_platform_driver(dw8250_platform_driver);
 667
 668 MODULE_AUTHOR("Jamie Iles");
 669 MODULE_LICENSE("GPL");
 670 MODULE_DESCRIPTION("Synopsys DesignWare 8250 serial port driver");
 671 MODULE_ALIAS("platform:dw-apb-uart");