drivers/tty/serial/sh-sci.c

   1 /*
   2  * SuperH on-chip serial module support.  (SCI with no FIFO / with FIFO)
   3  *
   4  *  Copyright (C) 2002 - 2011  Paul Mundt
   5  *  Modified to support SH7720 SCIF. Markus Brunner, Mark Jonas (Jul 2007).
   6  *
   7  * based off of the old drivers/char/sh-sci.c by:
   8  *
   9  *   Copyright (C) 1999, 2000  Niibe Yutaka
  10  *   Copyright (C) 2000  Sugioka Toshinobu
  11  *   Modified to support multiple serial ports. Stuart Menefy (May 2000).
  12  *   Modified to support SecureEdge. David McCullough (2002)
  13  *   Modified to support SH7300 SCIF. Takashi Kusuda (Jun 2003).
  14  *   Removed SH7300 support (Jul 2007).
  15  *
  16  * This file is subject to the terms and conditions of the GNU General Public
  17  * License.  See the file "COPYING" in the main directory of this archive
  18  * for more details.
  19  */
  20 #if defined(CONFIG_SERIAL_SH_SCI_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  21 #define SUPPORT_SYSRQ
  22 #endif
  23
  24 #undef DEBUG
  25
  26 #include <linux/clk.h>
  27 #include <linux/console.h>
  28 #include <linux/ctype.h>
  29 #include <linux/cpufreq.h>
  30 #include <linux/delay.h>
  31 #include <linux/dmaengine.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/err.h>
  34 #include <linux/errno.h>
  35 #include <linux/init.h>
  36 #include <linux/interrupt.h>
  37 #include <linux/ioport.h>
  38 #include <linux/major.h>
  39 #include <linux/module.h>
  40 #include <linux/mm.h>
  41 #include <linux/notifier.h>
  42 #include <linux/of.h>
  43 #include <linux/platform_device.h>
  44 #include <linux/pm_runtime.h>
  45 #include <linux/scatterlist.h>
  46 #include <linux/serial.h>
  47 #include <linux/serial_sci.h>
  48 #include <linux/sh_dma.h>
  49 #include <linux/slab.h>
  50 #include <linux/string.h>
  51 #include <linux/sysrq.h>
  52 #include <linux/timer.h>
  53 #include <linux/tty.h>
  54 #include <linux/tty_flip.h>
  55
  56 #ifdef CONFIG_SUPERH
  57 #include <asm/sh_bios.h>
  58 #endif
  59
  60 #include "sh-sci.h"
  61
  62 /* Offsets into the sci_port->irqs array */
  63 enum {
  64         SCIx_ERI_IRQ,
  65         SCIx_RXI_IRQ,
  66         SCIx_TXI_IRQ,
  67         SCIx_BRI_IRQ,
  68         SCIx_NR_IRQS,
  69
  70         SCIx_MUX_IRQ = SCIx_NR_IRQS,    /* special case */
  71 };
  72
  73 #define SCIx_IRQ_IS_MUXED(port)                 \
  74         ((port)->irqs[SCIx_ERI_IRQ] ==  \
  75          (port)->irqs[SCIx_RXI_IRQ]) || \
  76         ((port)->irqs[SCIx_ERI_IRQ] &&  \
  77          ((port)->irqs[SCIx_RXI_IRQ] < 0))
  78
  79 struct sci_port {
  80         struct uart_port        port;
  81
  82         /* Platform configuration */
  83         struct plat_sci_port    *cfg;
  84         unsigned int            overrun_reg;
  85         unsigned int            overrun_mask;
  86         unsigned int            error_mask;
  87         unsigned int            error_clear;
  88         unsigned int            sampling_rate;
  89         resource_size_t         reg_size;
  90
  91         /* Break timer */
  92         struct timer_list       break_timer;
  93         int                     break_flag;
  94
  95         /* Interface clock */
  96         struct clk              *iclk;
  97         /* Function clock */
  98         struct clk              *fclk;
  99
 100         int                     irqs[SCIx_NR_IRQS];
 101         char                    *irqstr[SCIx_NR_IRQS];
 102
 103         struct dma_chan                 *chan_tx;
 104         struct dma_chan                 *chan_rx;
 105
 106 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 107         struct dma_async_tx_descriptor  *desc_tx;
 108         struct dma_async_tx_descriptor  *desc_rx[2];
 109         dma_cookie_t                    cookie_tx;
 110         dma_cookie_t                    cookie_rx[2];
 111         dma_cookie_t                    active_rx;
 112         struct scatterlist              sg_tx;
 113         unsigned int                    sg_len_tx;
 114         struct scatterlist              sg_rx[2];
 115         size_t                          buf_len_rx;
 116         struct sh_dmae_slave            param_tx;
 117         struct sh_dmae_slave            param_rx;
 118         struct work_struct              work_tx;
 119         struct work_struct              work_rx;
 120         struct timer_list               rx_timer;
 121         unsigned int                    rx_timeout;
 122 #endif
 123
 124         struct notifier_block           freq_transition;
 125 };
 126
 127 /* Function prototypes */
 128 static void sci_start_tx(struct uart_port *port);
 129 static void sci_stop_tx(struct uart_port *port);
 130 static void sci_start_rx(struct uart_port *port);
 131
 132 #define SCI_NPORTS CONFIG_SERIAL_SH_SCI_NR_UARTS
 133
 134 static struct sci_port sci_ports[SCI_NPORTS];
 135 static struct uart_driver sci_uart_driver;
 136
 137 static inline struct sci_port *
 138 to_sci_port(struct uart_port *uart)
 139 {
 140         return container_of(uart, struct sci_port, port);
 141 }
 142
 143 struct plat_sci_reg {
 144         u8 offset, size;
 145 };
 146
 147 /* Helper for invalidating specific entries of an inherited map. */
 148 #define sci_reg_invalid { .offset = 0, .size = 0 }
 149
 150 static const struct plat_sci_reg sci_regmap[SCIx_NR_REGTYPES][SCIx_NR_REGS] = {
 151         [SCIx_PROBE_REGTYPE] = {
 152                 [0 ... SCIx_NR_REGS - 1] = sci_reg_invalid,
 153         },
 154
 155         /*
 156          * Common SCI definitions, dependent on the port's regshift
 157          * value.
 158          */
 159         [SCIx_SCI_REGTYPE] = {
 160                 [SCSMR]         = { 0x00,  8 },
 161                 [SCBRR]         = { 0x01,  8 },
 162                 [SCSCR]         = { 0x02,  8 },
 163                 [SCxTDR]        = { 0x03,  8 },
 164                 [SCxSR]         = { 0x04,  8 },
 165                 [SCxRDR]        = { 0x05,  8 },
 166                 [SCFCR]         = sci_reg_invalid,
 167                 [SCFDR]         = sci_reg_invalid,
 168                 [SCTFDR]        = sci_reg_invalid,
 169                 [SCRFDR]        = sci_reg_invalid,
 170                 [SCSPTR]        = sci_reg_invalid,
 171                 [SCLSR]         = sci_reg_invalid,
 172                 [HSSRR]         = sci_reg_invalid,
 173                 [SCPCR]         = sci_reg_invalid,
 174                 [SCPDR]         = sci_reg_invalid,
 175         },
 176
 177         /*
 178          * Common definitions for legacy IrDA ports, dependent on
 179          * regshift value.
 180          */
 181         [SCIx_IRDA_REGTYPE] = {
 182                 [SCSMR]         = { 0x00,  8 },
 183                 [SCBRR]         = { 0x01,  8 },
 184                 [SCSCR]         = { 0x02,  8 },
 185                 [SCxTDR]        = { 0x03,  8 },
 186                 [SCxSR]         = { 0x04,  8 },
 187                 [SCxRDR]        = { 0x05,  8 },
 188                 [SCFCR]         = { 0x06,  8 },
 189                 [SCFDR]         = { 0x07, 16 },
 190                 [SCTFDR]        = sci_reg_invalid,
 191                 [SCRFDR]        = sci_reg_invalid,
 192                 [SCSPTR]        = sci_reg_invalid,
 193                 [SCLSR]         = sci_reg_invalid,
 194                 [HSSRR]         = sci_reg_invalid,
 195                 [SCPCR]         = sci_reg_invalid,
 196                 [SCPDR]         = sci_reg_invalid,
 197         },
 198
 199         /*
 200          * Common SCIFA definitions.
 201          */
 202         [SCIx_SCIFA_REGTYPE] = {
 203                 [SCSMR]         = { 0x00, 16 },
 204                 [SCBRR]         = { 0x04,  8 },
 205                 [SCSCR]         = { 0x08, 16 },
 206                 [SCxTDR]        = { 0x20,  8 },
 207                 [SCxSR]         = { 0x14, 16 },
 208                 [SCxRDR]        = { 0x24,  8 },
 209                 [SCFCR]         = { 0x18, 16 },
 210                 [SCFDR]         = { 0x1c, 16 },
 211                 [SCTFDR]        = sci_reg_invalid,
 212                 [SCRFDR]        = sci_reg_invalid,
 213                 [SCSPTR]        = sci_reg_invalid,
 214                 [SCLSR]         = sci_reg_invalid,
 215                 [HSSRR]         = sci_reg_invalid,
 216                 [SCPCR]         = { 0x30, 16 },
 217                 [SCPDR]         = { 0x34, 16 },
 218         },
 219
 220         /*
 221          * Common SCIFB definitions.
 222          */
 223         [SCIx_SCIFB_REGTYPE] = {
 224                 [SCSMR]         = { 0x00, 16 },
 225                 [SCBRR]         = { 0x04,  8 },
 226                 [SCSCR]         = { 0x08, 16 },
 227                 [SCxTDR]        = { 0x40,  8 },
 228                 [SCxSR]         = { 0x14, 16 },
 229                 [SCxRDR]        = { 0x60,  8 },
 230                 [SCFCR]         = { 0x18, 16 },
 231                 [SCFDR]         = sci_reg_invalid,
 232                 [SCTFDR]        = { 0x38, 16 },
 233                 [SCRFDR]        = { 0x3c, 16 },
 234                 [SCSPTR]        = sci_reg_invalid,
 235                 [SCLSR]         = sci_reg_invalid,
 236                 [HSSRR]         = sci_reg_invalid,
 237                 [SCPCR]         = { 0x30, 16 },
 238                 [SCPDR]         = { 0x34, 16 },
 239         },
 240
 241         /*
 242          * Common SH-2(A) SCIF definitions for ports with FIFO data
 243          * count registers.
 244          */
 245         [SCIx_SH2_SCIF_FIFODATA_REGTYPE] = {
 246                 [SCSMR]         = { 0x00, 16 },
 247                 [SCBRR]         = { 0x04,  8 },
 248                 [SCSCR]         = { 0x08, 16 },
 249                 [SCxTDR]        = { 0x0c,  8 },
 250                 [SCxSR]         = { 0x10, 16 },
 251                 [SCxRDR]        = { 0x14,  8 },
 252                 [SCFCR]         = { 0x18, 16 },
 253                 [SCFDR]         = { 0x1c, 16 },
 254                 [SCTFDR]        = sci_reg_invalid,
 255                 [SCRFDR]        = sci_reg_invalid,
 256                 [SCSPTR]        = { 0x20, 16 },
 257                 [SCLSR]         = { 0x24, 16 },
 258                 [HSSRR]         = sci_reg_invalid,
 259                 [SCPCR]         = sci_reg_invalid,
 260                 [SCPDR]         = sci_reg_invalid,
 261         },
 262
 263         /*
 264          * Common SH-3 SCIF definitions.
 265          */
 266         [SCIx_SH3_SCIF_REGTYPE] = {
 267                 [SCSMR]         = { 0x00,  8 },
 268                 [SCBRR]         = { 0x02,  8 },
 269                 [SCSCR]         = { 0x04,  8 },
 270                 [SCxTDR]        = { 0x06,  8 },
 271                 [SCxSR]         = { 0x08, 16 },
 272                 [SCxRDR]        = { 0x0a,  8 },
 273                 [SCFCR]         = { 0x0c,  8 },
 274                 [SCFDR]         = { 0x0e, 16 },
 275                 [SCTFDR]        = sci_reg_invalid,
 276                 [SCRFDR]        = sci_reg_invalid,
 277                 [SCSPTR]        = sci_reg_invalid,
 278                 [SCLSR]         = sci_reg_invalid,
 279                 [HSSRR]         = sci_reg_invalid,
 280                 [SCPCR]         = sci_reg_invalid,
 281                 [SCPDR]         = sci_reg_invalid,
 282         },
 283
 284         /*
 285          * Common SH-4(A) SCIF(B) definitions.
 286          */
 287         [SCIx_SH4_SCIF_REGTYPE] = {
 288                 [SCSMR]         = { 0x00, 16 },
 289                 [SCBRR]         = { 0x04,  8 },
 290                 [SCSCR]         = { 0x08, 16 },
 291                 [SCxTDR]        = { 0x0c,  8 },
 292                 [SCxSR]         = { 0x10, 16 },
 293                 [SCxRDR]        = { 0x14,  8 },
 294                 [SCFCR]         = { 0x18, 16 },
 295                 [SCFDR]         = { 0x1c, 16 },
 296                 [SCTFDR]        = sci_reg_invalid,
 297                 [SCRFDR]        = sci_reg_invalid,
 298                 [SCSPTR]        = { 0x20, 16 },
 299                 [SCLSR]         = { 0x24, 16 },
 300                 [HSSRR]         = sci_reg_invalid,
 301                 [SCPCR]         = sci_reg_invalid,
 302                 [SCPDR]         = sci_reg_invalid,
 303         },
 304
 305         /*
 306          * Common HSCIF definitions.
 307          */
 308         [SCIx_HSCIF_REGTYPE] = {
 309                 [SCSMR]         = { 0x00, 16 },
 310                 [SCBRR]         = { 0x04,  8 },
 311                 [SCSCR]         = { 0x08, 16 },
 312                 [SCxTDR]        = { 0x0c,  8 },
 313                 [SCxSR]         = { 0x10, 16 },
 314                 [SCxRDR]        = { 0x14,  8 },
 315                 [SCFCR]         = { 0x18, 16 },
 316                 [SCFDR]         = { 0x1c, 16 },
 317                 [SCTFDR]        = sci_reg_invalid,
 318                 [SCRFDR]        = sci_reg_invalid,
 319                 [SCSPTR]        = { 0x20, 16 },
 320                 [SCLSR]         = { 0x24, 16 },
 321                 [HSSRR]         = { 0x40, 16 },
 322                 [SCPCR]         = sci_reg_invalid,
 323                 [SCPDR]         = sci_reg_invalid,
 324         },
 325
 326         /*
 327          * Common SH-4(A) SCIF(B) definitions for ports without an SCSPTR
 328          * register.
 329          */
 330         [SCIx_SH4_SCIF_NO_SCSPTR_REGTYPE] = {
 331                 [SCSMR]         = { 0x00, 16 },
 332                 [SCBRR]         = { 0x04,  8 },
 333                 [SCSCR]         = { 0x08, 16 },
 334                 [SCxTDR]        = { 0x0c,  8 },
 335                 [SCxSR]         = { 0x10, 16 },
 336                 [SCxRDR]        = { 0x14,  8 },
 337                 [SCFCR]         = { 0x18, 16 },
 338                 [SCFDR]         = { 0x1c, 16 },
 339                 [SCTFDR]        = sci_reg_invalid,
 340                 [SCRFDR]        = sci_reg_invalid,
 341                 [SCSPTR]        = sci_reg_invalid,
 342                 [SCLSR]         = { 0x24, 16 },
 343                 [HSSRR]         = sci_reg_invalid,
 344                 [SCPCR]         = sci_reg_invalid,
 345                 [SCPDR]         = sci_reg_invalid,
 346         },
 347
 348         /*
 349          * Common SH-4(A) SCIF(B) definitions for ports with FIFO data
 350          * count registers.
 351          */
 352         [SCIx_SH4_SCIF_FIFODATA_REGTYPE] = {
 353                 [SCSMR]         = { 0x00, 16 },
 354                 [SCBRR]         = { 0x04,  8 },
 355                 [SCSCR]         = { 0x08, 16 },
 356                 [SCxTDR]        = { 0x0c,  8 },
 357                 [SCxSR]         = { 0x10, 16 },
 358                 [SCxRDR]        = { 0x14,  8 },
 359                 [SCFCR]         = { 0x18, 16 },
 360                 [SCFDR]         = { 0x1c, 16 },
 361                 [SCTFDR]        = { 0x1c, 16 }, /* aliased to SCFDR */
 362                 [SCRFDR]        = { 0x20, 16 },
 363                 [SCSPTR]        = { 0x24, 16 },
 364                 [SCLSR]         = { 0x28, 16 },
 365                 [HSSRR]         = sci_reg_invalid,
 366                 [SCPCR]         = sci_reg_invalid,
 367                 [SCPDR]         = sci_reg_invalid,
 368         },
 369
 370         /*
 371          * SH7705-style SCIF(B) ports, lacking both SCSPTR and SCLSR
 372          * registers.
 373          */
 374         [SCIx_SH7705_SCIF_REGTYPE] = {
 375                 [SCSMR]         = { 0x00, 16 },
 376                 [SCBRR]         = { 0x04,  8 },
 377                 [SCSCR]         = { 0x08, 16 },
 378                 [SCxTDR]        = { 0x20,  8 },
 379                 [SCxSR]         = { 0x14, 16 },
 380                 [SCxRDR]        = { 0x24,  8 },
 381                 [SCFCR]         = { 0x18, 16 },
 382                 [SCFDR]         = { 0x1c, 16 },
 383                 [SCTFDR]        = sci_reg_invalid,
 384                 [SCRFDR]        = sci_reg_invalid,
 385                 [SCSPTR]        = sci_reg_invalid,
 386                 [SCLSR]         = sci_reg_invalid,
 387                 [HSSRR]         = sci_reg_invalid,
 388                 [SCPCR]         = sci_reg_invalid,
 389                 [SCPDR]         = sci_reg_invalid,
 390         },
 391 };
 392
 393 #define sci_getreg(up, offset)          (sci_regmap[to_sci_port(up)->cfg->regtype] + offset)
 394
 395 /*
 396  * The "offset" here is rather misleading, in that it refers to an enum
 397  * value relative to the port mapping rather than the fixed offset
 398  * itself, which needs to be manually retrieved from the platform's
 399  * register map for the given port.
 400  */
 401 static unsigned int sci_serial_in(struct uart_port *p, int offset)
 402 {
 403         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 404
 405         if (reg->size == 8)
 406                 return ioread8(p->membase + (reg->offset << p->regshift));
 407         else if (reg->size == 16)
 408                 return ioread16(p->membase + (reg->offset << p->regshift));
 409         else
 410                 WARN(1, "Invalid register access\n");
 411
 412         return 0;
 413 }
 414
 415 static void sci_serial_out(struct uart_port *p, int offset, int value)
 416 {
 417         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 418
 419         if (reg->size == 8)
 420                 iowrite8(value, p->membase + (reg->offset << p->regshift));
 421         else if (reg->size == 16)
 422                 iowrite16(value, p->membase + (reg->offset << p->regshift));
 423         else
 424                 WARN(1, "Invalid register access\n");
 425 }
 426
 427 static int sci_probe_regmap(struct plat_sci_port *cfg)
 428 {
 429         switch (cfg->type) {
 430         case PORT_SCI:
 431                 cfg->regtype = SCIx_SCI_REGTYPE;
 432                 break;
 433         case PORT_IRDA:
 434                 cfg->regtype = SCIx_IRDA_REGTYPE;
 435                 break;
 436         case PORT_SCIFA:
 437                 cfg->regtype = SCIx_SCIFA_REGTYPE;
 438                 break;
 439         case PORT_SCIFB:
 440                 cfg->regtype = SCIx_SCIFB_REGTYPE;
 441                 break;
 442         case PORT_SCIF:
 443                 /*
 444                  * The SH-4 is a bit of a misnomer here, although that's
 445                  * where this particular port layout originated. This
 446                  * configuration (or some slight variation thereof)
 447                  * remains the dominant model for all SCIFs.
 448                  */
 449                 cfg->regtype = SCIx_SH4_SCIF_REGTYPE;
 450                 break;
 451         case PORT_HSCIF:
 452                 cfg->regtype = SCIx_HSCIF_REGTYPE;
 453                 break;
 454         default:
 455                 pr_err("Can't probe register map for given port\n");
 456                 return -EINVAL;
 457         }
 458
 459         return 0;
 460 }
 461
 462 static void sci_port_enable(struct sci_port *sci_port)
 463 {
 464         if (!sci_port->port.dev)
 465                 return;
 466
 467         pm_runtime_get_sync(sci_port->port.dev);
 468
 469         clk_prepare_enable(sci_port->iclk);
 470         sci_port->port.uartclk = clk_get_rate(sci_port->iclk);
 471         clk_prepare_enable(sci_port->fclk);
 472 }
 473
 474 static void sci_port_disable(struct sci_port *sci_port)
 475 {
 476         if (!sci_port->port.dev)
 477                 return;
 478
 479         /* Cancel the break timer to ensure that the timer handler will not try
 480          * to access the hardware with clocks and power disabled. Reset the
 481          * break flag to make the break debouncing state machine ready for the
 482          * next break.
 483          */
 484         del_timer_sync(&sci_port->break_timer);
 485         sci_port->break_flag = 0;
 486
 487         clk_disable_unprepare(sci_port->fclk);
 488         clk_disable_unprepare(sci_port->iclk);
 489
 490         pm_runtime_put_sync(sci_port->port.dev);
 491 }
 492
 493 static void sci_clear_SCxSR(struct uart_port *port, unsigned int mask)
 494 {
 495         if (port->type == PORT_SCI) {
 496                 /* Just store the mask */
 497                 serial_port_out(port, SCxSR, mask);
 498         } else if (to_sci_port(port)->overrun_mask == SCIFA_ORER) {
 499                 /* SCIFA/SCIFB and SCIF on SH7705/SH7720/SH7721 */
 500                 /* Only clear the status bits we want to clear */
 501                 serial_port_out(port, SCxSR,
 502                                 serial_port_in(port, SCxSR) & mask);
 503         } else {
 504                 /* Store the mask, clear parity/framing errors */
 505                 serial_port_out(port, SCxSR, mask & ~(SCIF_FERC | SCIF_PERC));
 506         }
 507 }
 508
 509 #if defined(CONFIG_CONSOLE_POLL) || defined(CONFIG_SERIAL_SH_SCI_CONSOLE)
 510
 511 #ifdef CONFIG_CONSOLE_POLL
 512 static int sci_poll_get_char(struct uart_port *port)
 513 {
 514         unsigned short status;
 515         int c;
 516
 517         do {
 518                 status = serial_port_in(port, SCxSR);
 519                 if (status & SCxSR_ERRORS(port)) {
 520                         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
 521                         continue;
 522                 }
 523                 break;
 524         } while (1);
 525
 526         if (!(status & SCxSR_RDxF(port)))
 527                 return NO_POLL_CHAR;
 528
 529         c = serial_port_in(port, SCxRDR);
 530
 531         /* Dummy read */
 532         serial_port_in(port, SCxSR);
 533         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 534
 535         return c;
 536 }
 537 #endif
 538
 539 static void sci_poll_put_char(struct uart_port *port, unsigned char c)
 540 {
 541         unsigned short status;
 542
 543         do {
 544                 status = serial_port_in(port, SCxSR);
 545         } while (!(status & SCxSR_TDxE(port)));
 546
 547         serial_port_out(port, SCxTDR, c);
 548         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port) & ~SCxSR_TEND(port));
 549 }
 550 #endif /* CONFIG_CONSOLE_POLL || CONFIG_SERIAL_SH_SCI_CONSOLE */
 551
 552 static void sci_init_pins(struct uart_port *port, unsigned int cflag)
 553 {
 554         struct sci_port *s = to_sci_port(port);
 555         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
 556
 557         /*
 558          * Use port-specific handler if provided.
 559          */
 560         if (s->cfg->ops && s->cfg->ops->init_pins) {
 561                 s->cfg->ops->init_pins(port, cflag);
 562                 return;
 563         }
 564
 565         /*
 566          * For the generic path SCSPTR is necessary. Bail out if that's
 567          * unavailable, too.
 568          */
 569         if (!reg->size)
 570                 return;
 571
 572         if ((s->cfg->capabilities & SCIx_HAVE_RTSCTS) &&
 573             ((!(cflag & CRTSCTS)))) {
 574                 unsigned short status;
 575
 576                 status = serial_port_in(port, SCSPTR);
 577                 status &= ~SCSPTR_CTSIO;
 578                 status |= SCSPTR_RTSIO;
 579                 serial_port_out(port, SCSPTR, status); /* Set RTS = 1 */
 580         }
 581 }
 582
 583 static int sci_txfill(struct uart_port *port)
 584 {
 585         const struct plat_sci_reg *reg;
 586
 587         reg = sci_getreg(port, SCTFDR);
 588         if (reg->size)
 589                 return serial_port_in(port, SCTFDR) & ((port->fifosize << 1) - 1);
 590
 591         reg = sci_getreg(port, SCFDR);
 592         if (reg->size)
 593                 return serial_port_in(port, SCFDR) >> 8;
 594
 595         return !(serial_port_in(port, SCxSR) & SCI_TDRE);
 596 }
 597
 598 static int sci_txroom(struct uart_port *port)
 599 {
 600         return port->fifosize - sci_txfill(port);
 601 }
 602
 603 static int sci_rxfill(struct uart_port *port)
 604 {
 605         const struct plat_sci_reg *reg;
 606
 607         reg = sci_getreg(port, SCRFDR);
 608         if (reg->size)
 609                 return serial_port_in(port, SCRFDR) & ((port->fifosize << 1) - 1);
 610
 611         reg = sci_getreg(port, SCFDR);
 612         if (reg->size)
 613                 return serial_port_in(port, SCFDR) & ((port->fifosize << 1) - 1);
 614
 615         return (serial_port_in(port, SCxSR) & SCxSR_RDxF(port)) != 0;
 616 }
 617
 618 /*
 619  * SCI helper for checking the state of the muxed port/RXD pins.
 620  */
 621 static inline int sci_rxd_in(struct uart_port *port)
 622 {
 623         struct sci_port *s = to_sci_port(port);
 624
 625         if (s->cfg->port_reg <= 0)
 626                 return 1;
 627
 628         /* Cast for ARM damage */
 629         return !!__raw_readb((void __iomem *)(uintptr_t)s->cfg->port_reg);
 630 }
 631
 632 /* ********************************************************************** *
 633  *                   the interrupt related routines                       *
 634  * ********************************************************************** */
 635
 636 static void sci_transmit_chars(struct uart_port *port)
 637 {
 638         struct circ_buf *xmit = &port->state->xmit;
 639         unsigned int stopped = uart_tx_stopped(port);
 640         unsigned short status;
 641         unsigned short ctrl;
 642         int count;
 643
 644         status = serial_port_in(port, SCxSR);
 645         if (!(status & SCxSR_TDxE(port))) {
 646                 ctrl = serial_port_in(port, SCSCR);
 647                 if (uart_circ_empty(xmit))
 648                         ctrl &= ~SCSCR_TIE;
 649                 else
 650                         ctrl |= SCSCR_TIE;
 651                 serial_port_out(port, SCSCR, ctrl);
 652                 return;
 653         }
 654
 655         count = sci_txroom(port);
 656
 657         do {
 658                 unsigned char c;
 659
 660                 if (port->x_char) {
 661                         c = port->x_char;
 662                         port->x_char = 0;
 663                 } else if (!uart_circ_empty(xmit) && !stopped) {
 664                         c = xmit->buf[xmit->tail];
 665                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 666                 } else {
 667                         break;
 668                 }
 669
 670                 serial_port_out(port, SCxTDR, c);
 671
 672                 port->icount.tx++;
 673         } while (--count > 0);
 674
 675         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 676
 677         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 678                 uart_write_wakeup(port);
 679         if (uart_circ_empty(xmit)) {
 680                 sci_stop_tx(port);
 681         } else {
 682                 ctrl = serial_port_in(port, SCSCR);
 683
 684                 if (port->type != PORT_SCI) {
 685                         serial_port_in(port, SCxSR); /* Dummy read */
 686                         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 687                 }
 688
 689                 ctrl |= SCSCR_TIE;
 690                 serial_port_out(port, SCSCR, ctrl);
 691         }
 692 }
 693
 694 /* On SH3, SCIF may read end-of-break as a space->mark char */
 695 #define STEPFN(c)  ({int __c = (c); (((__c-1)|(__c)) == -1); })
 696
 697 static void sci_receive_chars(struct uart_port *port)
 698 {
 699         struct sci_port *sci_port = to_sci_port(port);
 700         struct tty_port *tport = &port->state->port;
 701         int i, count, copied = 0;
 702         unsigned short status;
 703         unsigned char flag;
 704
 705         status = serial_port_in(port, SCxSR);
 706         if (!(status & SCxSR_RDxF(port)))
 707                 return;
 708
 709         while (1) {
 710                 /* Don't copy more bytes than there is room for in the buffer */
 711                 count = tty_buffer_request_room(tport, sci_rxfill(port));
 712
 713                 /* If for any reason we can't copy more data, we're done! */
 714                 if (count == 0)
 715                         break;
 716
 717                 if (port->type == PORT_SCI) {
 718                         char c = serial_port_in(port, SCxRDR);
 719                         if (uart_handle_sysrq_char(port, c) ||
 720                             sci_port->break_flag)
 721                                 count = 0;
 722                         else
 723                                 tty_insert_flip_char(tport, c, TTY_NORMAL);
 724                 } else {
 725                         for (i = 0; i < count; i++) {
 726                                 char c = serial_port_in(port, SCxRDR);
 727
 728                                 status = serial_port_in(port, SCxSR);
 729 #if defined(CONFIG_CPU_SH3)
 730                                 /* Skip "chars" during break */
 731                                 if (sci_port->break_flag) {
 732                                         if ((c == 0) &&
 733                                             (status & SCxSR_FER(port))) {
 734                                                 count--; i--;
 735                                                 continue;
 736                                         }
 737
 738                                         /* Nonzero => end-of-break */
 739                                         dev_dbg(port->dev, "debounce<%02x>\n", c);
 740                                         sci_port->break_flag = 0;
 741
 742                                         if (STEPFN(c)) {
 743                                                 count--; i--;
 744                                                 continue;
 745                                         }
 746                                 }
 747 #endif /* CONFIG_CPU_SH3 */
 748                                 if (uart_handle_sysrq_char(port, c)) {
 749                                         count--; i--;
 750                                         continue;
 751                                 }
 752
 753                                 /* Store data and status */
 754                                 if (status & SCxSR_FER(port)) {
 755                                         flag = TTY_FRAME;
 756                                         port->icount.frame++;
 757                                         dev_notice(port->dev, "frame error\n");
 758                                 } else if (status & SCxSR_PER(port)) {
 759                                         flag = TTY_PARITY;
 760                                         port->icount.parity++;
 761                                         dev_notice(port->dev, "parity error\n");
 762                                 } else
 763                                         flag = TTY_NORMAL;
 764
 765                                 tty_insert_flip_char(tport, c, flag);
 766                         }
 767                 }
 768
 769                 serial_port_in(port, SCxSR); /* dummy read */
 770                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 771
 772                 copied += count;
 773                 port->icount.rx += count;
 774         }
 775
 776         if (copied) {
 777                 /* Tell the rest of the system the news. New characters! */
 778                 tty_flip_buffer_push(tport);
 779         } else {
 780                 serial_port_in(port, SCxSR); /* dummy read */
 781                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 782         }
 783 }
 784
 785 #define SCI_BREAK_JIFFIES (HZ/20)
 786
 787 /*
 788  * The sci generates interrupts during the break,
 789  * 1 per millisecond or so during the break period, for 9600 baud.
 790  * So dont bother disabling interrupts.
 791  * But dont want more than 1 break event.
 792  * Use a kernel timer to periodically poll the rx line until
 793  * the break is finished.
 794  */
 795 static inline void sci_schedule_break_timer(struct sci_port *port)
 796 {
 797         mod_timer(&port->break_timer, jiffies + SCI_BREAK_JIFFIES);
 798 }
 799
 800 /* Ensure that two consecutive samples find the break over. */
 801 static void sci_break_timer(unsigned long data)
 802 {
 803         struct sci_port *port = (struct sci_port *)data;
 804
 805         if (sci_rxd_in(&port->port) == 0) {
 806                 port->break_flag = 1;
 807                 sci_schedule_break_timer(port);
 808         } else if (port->break_flag == 1) {
 809                 /* break is over. */
 810                 port->break_flag = 2;
 811                 sci_schedule_break_timer(port);
 812         } else
 813                 port->break_flag = 0;
 814 }
 815
 816 static int sci_handle_errors(struct uart_port *port)
 817 {
 818         int copied = 0;
 819         unsigned short status = serial_port_in(port, SCxSR);
 820         struct tty_port *tport = &port->state->port;
 821         struct sci_port *s = to_sci_port(port);
 822
 823         /* Handle overruns */
 824         if (status & s->overrun_mask) {
 825                 port->icount.overrun++;
 826
 827                 /* overrun error */
 828                 if (tty_insert_flip_char(tport, 0, TTY_OVERRUN))
 829                         copied++;
 830
 831                 dev_notice(port->dev, "overrun error\n");
 832         }
 833
 834         if (status & SCxSR_FER(port)) {
 835                 if (sci_rxd_in(port) == 0) {
 836                         /* Notify of BREAK */
 837                         struct sci_port *sci_port = to_sci_port(port);
 838
 839                         if (!sci_port->break_flag) {
 840                                 port->icount.brk++;
 841
 842                                 sci_port->break_flag = 1;
 843                                 sci_schedule_break_timer(sci_port);
 844
 845                                 /* Do sysrq handling. */
 846                                 if (uart_handle_break(port))
 847                                         return 0;
 848
 849                                 dev_dbg(port->dev, "BREAK detected\n");
 850
 851                                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
 852                                         copied++;
 853                         }
 854
 855                 } else {
 856                         /* frame error */
 857                         port->icount.frame++;
 858
 859                         if (tty_insert_flip_char(tport, 0, TTY_FRAME))
 860                                 copied++;
 861
 862                         dev_notice(port->dev, "frame error\n");
 863                 }
 864         }
 865
 866         if (status & SCxSR_PER(port)) {
 867                 /* parity error */
 868                 port->icount.parity++;
 869
 870                 if (tty_insert_flip_char(tport, 0, TTY_PARITY))
 871                         copied++;
 872
 873                 dev_notice(port->dev, "parity error\n");
 874         }
 875
 876         if (copied)
 877                 tty_flip_buffer_push(tport);
 878
 879         return copied;
 880 }
 881
 882 static int sci_handle_fifo_overrun(struct uart_port *port)
 883 {
 884         struct tty_port *tport = &port->state->port;
 885         struct sci_port *s = to_sci_port(port);
 886         const struct plat_sci_reg *reg;
 887         int copied = 0;
 888         u16 status;
 889
 890         reg = sci_getreg(port, s->overrun_reg);
 891         if (!reg->size)
 892                 return 0;
 893
 894         status = serial_port_in(port, s->overrun_reg);
 895         if (status & s->overrun_mask) {
 896                 status &= ~s->overrun_mask;
 897                 serial_port_out(port, s->overrun_reg, status);
 898
 899                 port->icount.overrun++;
 900
 901                 tty_insert_flip_char(tport, 0, TTY_OVERRUN);
 902                 tty_flip_buffer_push(tport);
 903
 904                 dev_dbg(port->dev, "overrun error\n");
 905                 copied++;
 906         }
 907
 908         return copied;
 909 }
 910
 911 static int sci_handle_breaks(struct uart_port *port)
 912 {
 913         int copied = 0;
 914         unsigned short status = serial_port_in(port, SCxSR);
 915         struct tty_port *tport = &port->state->port;
 916         struct sci_port *s = to_sci_port(port);
 917
 918         if (uart_handle_break(port))
 919                 return 0;
 920
 921         if (!s->break_flag && status & SCxSR_BRK(port)) {
 922 #if defined(CONFIG_CPU_SH3)
 923                 /* Debounce break */
 924                 s->break_flag = 1;
 925 #endif
 926
 927                 port->icount.brk++;
 928
 929                 /* Notify of BREAK */
 930                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
 931                         copied++;
 932
 933                 dev_dbg(port->dev, "BREAK detected\n");
 934         }
 935
 936         if (copied)
 937                 tty_flip_buffer_push(tport);
 938
 939         copied += sci_handle_fifo_overrun(port);
 940
 941         return copied;
 942 }
 943
 944 static irqreturn_t sci_rx_interrupt(int irq, void *ptr)
 945 {
 946 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 947         struct uart_port *port = ptr;
 948         struct sci_port *s = to_sci_port(port);
 949
 950         if (s->chan_rx) {
 951                 u16 scr = serial_port_in(port, SCSCR);
 952                 u16 ssr = serial_port_in(port, SCxSR);
 953
 954                 /* Disable future Rx interrupts */
 955                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 956                         disable_irq_nosync(irq);
 957                         scr |= SCSCR_RDRQE;
 958                 } else {
 959                         scr &= ~SCSCR_RIE;
 960                 }
 961                 serial_port_out(port, SCSCR, scr);
 962                 /* Clear current interrupt */
 963                 serial_port_out(port, SCxSR,
 964                                 ssr & ~(SCIF_DR | SCxSR_RDxF(port)));
 965                 dev_dbg(port->dev, "Rx IRQ %lu: setup t-out in %u jiffies\n",
 966                         jiffies, s->rx_timeout);
 967                 mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
 968
 969                 return IRQ_HANDLED;
 970         }
 971 #endif
 972
 973         /* I think sci_receive_chars has to be called irrespective
 974          * of whether the I_IXOFF is set, otherwise, how is the interrupt
 975          * to be disabled?
 976          */
 977         sci_receive_chars(ptr);
 978
 979         return IRQ_HANDLED;
 980 }
 981
 982 static irqreturn_t sci_tx_interrupt(int irq, void *ptr)
 983 {
 984         struct uart_port *port = ptr;
 985         unsigned long flags;
 986
 987         spin_lock_irqsave(&port->lock, flags);
 988         sci_transmit_chars(port);
 989         spin_unlock_irqrestore(&port->lock, flags);
 990
 991         return IRQ_HANDLED;
 992 }
 993
 994 static irqreturn_t sci_er_interrupt(int irq, void *ptr)
 995 {
 996         struct uart_port *port = ptr;
 997
 998         /* Handle errors */
 999         if (port->type == PORT_SCI) {
1000                 if (sci_handle_errors(port)) {
1001                         /* discard character in rx buffer */
1002                         serial_port_in(port, SCxSR);
1003                         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
1004                 }
1005         } else {
1006                 sci_handle_fifo_overrun(port);
1007                 sci_rx_interrupt(irq, ptr);
1008         }
1009
1010         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
1011
1012         /* Kick the transmission */
1013         sci_tx_interrupt(irq, ptr);
1014
1015         return IRQ_HANDLED;
1016 }
1017
1018 static irqreturn_t sci_br_interrupt(int irq, void *ptr)
1019 {
1020         struct uart_port *port = ptr;
1021
1022         /* Handle BREAKs */
1023         sci_handle_breaks(port);
1024         sci_clear_SCxSR(port, SCxSR_BREAK_CLEAR(port));
1025
1026         return IRQ_HANDLED;
1027 }
1028
1029 static inline unsigned long port_rx_irq_mask(struct uart_port *port)
1030 {
1031         /*
1032          * Not all ports (such as SCIFA) will support REIE. Rather than
1033          * special-casing the port type, we check the port initialization
1034          * IRQ enable mask to see whether the IRQ is desired at all. If
1035          * it's unset, it's logically inferred that there's no point in
1036          * testing for it.
1037          */
1038         return SCSCR_RIE | (to_sci_port(port)->cfg->scscr & SCSCR_REIE);
1039 }
1040
1041 static irqreturn_t sci_mpxed_interrupt(int irq, void *ptr)
1042 {
1043         unsigned short ssr_status, scr_status, err_enabled, orer_status = 0;
1044         struct uart_port *port = ptr;
1045         struct sci_port *s = to_sci_port(port);
1046         irqreturn_t ret = IRQ_NONE;
1047
1048         ssr_status = serial_port_in(port, SCxSR);
1049         scr_status = serial_port_in(port, SCSCR);
1050         if (s->overrun_reg == SCxSR)
1051                 orer_status = ssr_status;
1052         else {
1053                 if (sci_getreg(port, s->overrun_reg)->size)
1054                         orer_status = serial_port_in(port, s->overrun_reg);
1055         }
1056
1057         err_enabled = scr_status & port_rx_irq_mask(port);
1058
1059         /* Tx Interrupt */
1060         if ((ssr_status & SCxSR_TDxE(port)) && (scr_status & SCSCR_TIE) &&
1061             !s->chan_tx)
1062                 ret = sci_tx_interrupt(irq, ptr);
1063
1064         /*
1065          * Rx Interrupt: if we're using DMA, the DMA controller clears RDF /
1066          * DR flags
1067          */
1068         if (((ssr_status & SCxSR_RDxF(port)) || s->chan_rx) &&
1069             (scr_status & SCSCR_RIE)) {
1070                 if (port->type == PORT_SCIF || port->type == PORT_HSCIF)
1071                         sci_handle_fifo_overrun(port);
1072                 ret = sci_rx_interrupt(irq, ptr);
1073         }
1074
1075         /* Error Interrupt */
1076         if ((ssr_status & SCxSR_ERRORS(port)) && err_enabled)
1077                 ret = sci_er_interrupt(irq, ptr);
1078
1079         /* Break Interrupt */
1080         if ((ssr_status & SCxSR_BRK(port)) && err_enabled)
1081                 ret = sci_br_interrupt(irq, ptr);
1082
1083         /* Overrun Interrupt */
1084         if (orer_status & s->overrun_mask)
1085                 sci_handle_fifo_overrun(port);
1086
1087         return ret;
1088 }
1089
1090 /*
1091  * Here we define a transition notifier so that we can update all of our
1092  * ports' baud rate when the peripheral clock changes.
1093  */
1094 static int sci_notifier(struct notifier_block *self,
1095                         unsigned long phase, void *p)
1096 {
1097         struct sci_port *sci_port;
1098         unsigned long flags;
1099
1100         sci_port = container_of(self, struct sci_port, freq_transition);
1101
1102         if (phase == CPUFREQ_POSTCHANGE) {
1103                 struct uart_port *port = &sci_port->port;
1104
1105                 spin_lock_irqsave(&port->lock, flags);
1106                 port->uartclk = clk_get_rate(sci_port->iclk);
1107                 spin_unlock_irqrestore(&port->lock, flags);
1108         }
1109
1110         return NOTIFY_OK;
1111 }
1112
1113 static const struct sci_irq_desc {
1114         const char      *desc;
1115         irq_handler_t   handler;
1116 } sci_irq_desc[] = {
1117         /*
1118          * Split out handlers, the default case.
1119          */
1120         [SCIx_ERI_IRQ] = {
1121                 .desc = "rx err",
1122                 .handler = sci_er_interrupt,
1123         },
1124
1125         [SCIx_RXI_IRQ] = {
1126                 .desc = "rx full",
1127                 .handler = sci_rx_interrupt,
1128         },
1129
1130         [SCIx_TXI_IRQ] = {
1131                 .desc = "tx empty",
1132                 .handler = sci_tx_interrupt,
1133         },
1134
1135         [SCIx_BRI_IRQ] = {
1136                 .desc = "break",
1137                 .handler = sci_br_interrupt,
1138         },
1139
1140         /*
1141          * Special muxed handler.
1142          */
1143         [SCIx_MUX_IRQ] = {
1144                 .desc = "mux",
1145                 .handler = sci_mpxed_interrupt,
1146         },
1147 };
1148
1149 static int sci_request_irq(struct sci_port *port)
1150 {
1151         struct uart_port *up = &port->port;
1152         int i, j, ret = 0;
1153
1154         for (i = j = 0; i < SCIx_NR_IRQS; i++, j++) {
1155                 const struct sci_irq_desc *desc;
1156                 int irq;
1157
1158                 if (SCIx_IRQ_IS_MUXED(port)) {
1159                         i = SCIx_MUX_IRQ;
1160                         irq = up->irq;
1161                 } else {
1162                         irq = port->irqs[i];
1163
1164                         /*
1165                          * Certain port types won't support all of the
1166                          * available interrupt sources.
1167                          */
1168                         if (unlikely(irq < 0))
1169                                 continue;
1170                 }
1171
1172                 desc = sci_irq_desc + i;
1173                 port->irqstr[j] = kasprintf(GFP_KERNEL, "%s:%s",
1174                                             dev_name(up->dev), desc->desc);
1175                 if (!port->irqstr[j])
1176                         goto out_nomem;
1177
1178                 ret = request_irq(irq, desc->handler, up->irqflags,
1179                                   port->irqstr[j], port);
1180                 if (unlikely(ret)) {
1181                         dev_err(up->dev, "Can't allocate %s IRQ\n", desc->desc);
1182                         goto out_noirq;
1183                 }
1184         }
1185
1186         return 0;
1187
1188 out_noirq:
1189         while (--i >= 0)
1190                 free_irq(port->irqs[i], port);
1191
1192 out_nomem:
1193         while (--j >= 0)
1194                 kfree(port->irqstr[j]);
1195
1196         return ret;
1197 }
1198
1199 static void sci_free_irq(struct sci_port *port)
1200 {
1201         int i;
1202
1203         /*
1204          * Intentionally in reverse order so we iterate over the muxed
1205          * IRQ first.
1206          */
1207         for (i = 0; i < SCIx_NR_IRQS; i++) {
1208                 int irq = port->irqs[i];
1209
1210                 /*
1211                  * Certain port types won't support all of the available
1212                  * interrupt sources.
1213                  */
1214                 if (unlikely(irq < 0))
1215                         continue;
1216
1217                 free_irq(port->irqs[i], port);
1218                 kfree(port->irqstr[i]);
1219
1220                 if (SCIx_IRQ_IS_MUXED(port)) {
1221                         /* If there's only one IRQ, we're done. */
1222                         return;
1223                 }
1224         }
1225 }
1226
1227 static unsigned int sci_tx_empty(struct uart_port *port)
1228 {
1229         unsigned short status = serial_port_in(port, SCxSR);
1230         unsigned short in_tx_fifo = sci_txfill(port);
1231
1232         return (status & SCxSR_TEND(port)) && !in_tx_fifo ? TIOCSER_TEMT : 0;
1233 }
1234
1235 /*
1236  * Modem control is a bit of a mixed bag for SCI(F) ports. Generally
1237  * CTS/RTS is supported in hardware by at least one port and controlled
1238  * via SCSPTR (SCxPCR for SCIFA/B parts), or external pins (presently
1239  * handled via the ->init_pins() op, which is a bit of a one-way street,
1240  * lacking any ability to defer pin control -- this will later be
1241  * converted over to the GPIO framework).
1242  *
1243  * Other modes (such as loopback) are supported generically on certain
1244  * port types, but not others. For these it's sufficient to test for the
1245  * existence of the support register and simply ignore the port type.
1246  */
1247 static void sci_set_mctrl(struct uart_port *port, unsigned int mctrl)
1248 {
1249         if (mctrl & TIOCM_LOOP) {
1250                 const struct plat_sci_reg *reg;
1251
1252                 /*
1253                  * Standard loopback mode for SCFCR ports.
1254                  */
1255                 reg = sci_getreg(port, SCFCR);
1256                 if (reg->size)
1257                         serial_port_out(port, SCFCR,
1258                                         serial_port_in(port, SCFCR) |
1259                                         SCFCR_LOOP);
1260         }
1261 }
1262
1263 static unsigned int sci_get_mctrl(struct uart_port *port)
1264 {
1265         /*
1266          * CTS/RTS is handled in hardware when supported, while nothing
1267          * else is wired up. Keep it simple and simply assert DSR/CAR.
1268          */
1269         return TIOCM_DSR | TIOCM_CAR;
1270 }
1271
1272 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1273 static void sci_dma_tx_complete(void *arg)
1274 {
1275         struct sci_port *s = arg;
1276         struct uart_port *port = &s->port;
1277         struct circ_buf *xmit = &port->state->xmit;
1278         unsigned long flags;
1279
1280         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1281
1282         spin_lock_irqsave(&port->lock, flags);
1283
1284         xmit->tail += sg_dma_len(&s->sg_tx);
1285         xmit->tail &= UART_XMIT_SIZE - 1;
1286
1287         port->icount.tx += sg_dma_len(&s->sg_tx);
1288
1289         async_tx_ack(s->desc_tx);
1290         s->desc_tx = NULL;
1291
1292         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1293                 uart_write_wakeup(port);
1294
1295         if (!uart_circ_empty(xmit)) {
1296                 s->cookie_tx = 0;
1297                 schedule_work(&s->work_tx);
1298         } else {
1299                 s->cookie_tx = -EINVAL;
1300                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1301                         u16 ctrl = serial_port_in(port, SCSCR);
1302                         serial_port_out(port, SCSCR, ctrl & ~SCSCR_TIE);
1303                 }
1304         }
1305
1306         spin_unlock_irqrestore(&port->lock, flags);
1307 }
1308
1309 /* Locking: called with port lock held */
1310 static int sci_dma_rx_push(struct sci_port *s, size_t count)
1311 {
1312         struct uart_port *port = &s->port;
1313         struct tty_port *tport = &port->state->port;
1314         int i, active, room;
1315
1316         room = tty_buffer_request_room(tport, count);
1317
1318         if (s->active_rx == s->cookie_rx[0]) {
1319                 active = 0;
1320         } else if (s->active_rx == s->cookie_rx[1]) {
1321                 active = 1;
1322         } else {
1323                 dev_err(port->dev, "cookie %d not found!\n", s->active_rx);
1324                 return 0;
1325         }
1326
1327         if (room < count)
1328                 dev_warn(port->dev, "Rx overrun: dropping %zu bytes\n",
1329                          count - room);
1330         if (!room)
1331                 return room;
1332
1333         for (i = 0; i < room; i++)
1334                 tty_insert_flip_char(tport, ((u8 *)sg_virt(&s->sg_rx[active]))[i],
1335                                      TTY_NORMAL);
1336
1337         port->icount.rx += room;
1338
1339         return room;
1340 }
1341
1342 static void sci_dma_rx_complete(void *arg)
1343 {
1344         struct sci_port *s = arg;
1345         struct uart_port *port = &s->port;
1346         unsigned long flags;
1347         int count;
1348
1349         dev_dbg(port->dev, "%s(%d) active #%d\n",
1350                 __func__, port->line, s->active_rx);
1351
1352         spin_lock_irqsave(&port->lock, flags);
1353
1354         count = sci_dma_rx_push(s, s->buf_len_rx);
1355
1356         mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
1357
1358         spin_unlock_irqrestore(&port->lock, flags);
1359
1360         if (count)
1361                 tty_flip_buffer_push(&port->state->port);
1362
1363         schedule_work(&s->work_rx);
1364 }
1365
1366 static void sci_rx_dma_release(struct sci_port *s, bool enable_pio)
1367 {
1368         struct dma_chan *chan = s->chan_rx;
1369         struct uart_port *port = &s->port;
1370
1371         s->chan_rx = NULL;
1372         s->cookie_rx[0] = s->cookie_rx[1] = -EINVAL;
1373         dma_release_channel(chan);
1374         if (sg_dma_address(&s->sg_rx[0]))
1375                 dma_free_coherent(port->dev, s->buf_len_rx * 2,
1376                                   sg_virt(&s->sg_rx[0]), sg_dma_address(&s->sg_rx[0]));
1377         if (enable_pio)
1378                 sci_start_rx(port);
1379 }
1380
1381 static void sci_tx_dma_release(struct sci_port *s, bool enable_pio)
1382 {
1383         struct dma_chan *chan = s->chan_tx;
1384         struct uart_port *port = &s->port;
1385
1386         s->chan_tx = NULL;
1387         s->cookie_tx = -EINVAL;
1388         dma_release_channel(chan);
1389         if (enable_pio)
1390                 sci_start_tx(port);
1391 }
1392
1393 static void sci_submit_rx(struct sci_port *s)
1394 {
1395         struct dma_chan *chan = s->chan_rx;
1396         int i;
1397
1398         for (i = 0; i < 2; i++) {
1399                 struct scatterlist *sg = &s->sg_rx[i];
1400                 struct dma_async_tx_descriptor *desc;
1401
1402                 desc = dmaengine_prep_slave_sg(chan,
1403                         sg, 1, DMA_DEV_TO_MEM, DMA_PREP_INTERRUPT);
1404
1405                 if (desc) {
1406                         s->desc_rx[i] = desc;
1407                         desc->callback = sci_dma_rx_complete;
1408                         desc->callback_param = s;
1409                         s->cookie_rx[i] = desc->tx_submit(desc);
1410                 }
1411
1412                 if (!desc || s->cookie_rx[i] < 0) {
1413                         if (i) {
1414                                 async_tx_ack(s->desc_rx[0]);
1415                                 s->cookie_rx[0] = -EINVAL;
1416                         }
1417                         if (desc) {
1418                                 async_tx_ack(desc);
1419                                 s->cookie_rx[i] = -EINVAL;
1420                         }
1421                         dev_warn(s->port.dev,
1422                                  "failed to re-start DMA, using PIO\n");
1423                         sci_rx_dma_release(s, true);
1424                         return;
1425                 }
1426                 dev_dbg(s->port.dev, "%s(): cookie %d to #%d\n",
1427                         __func__, s->cookie_rx[i], i);
1428         }
1429
1430         s->active_rx = s->cookie_rx[0];
1431
1432         dma_async_issue_pending(chan);
1433 }
1434
1435 static void work_fn_rx(struct work_struct *work)
1436 {
1437         struct sci_port *s = container_of(work, struct sci_port, work_rx);
1438         struct uart_port *port = &s->port;
1439         struct dma_async_tx_descriptor *desc;
1440         int new;
1441
1442         if (s->active_rx == s->cookie_rx[0]) {
1443                 new = 0;
1444         } else if (s->active_rx == s->cookie_rx[1]) {
1445                 new = 1;
1446         } else {
1447                 dev_err(port->dev, "cookie %d not found!\n", s->active_rx);
1448                 return;
1449         }
1450         desc = s->desc_rx[new];
1451
1452         if (dma_async_is_tx_complete(s->chan_rx, s->active_rx, NULL, NULL) !=
1453             DMA_COMPLETE) {
1454                 /* Handle incomplete DMA receive */
1455                 struct dma_chan *chan = s->chan_rx;
1456                 struct shdma_desc *sh_desc = container_of(desc,
1457                                         struct shdma_desc, async_tx);
1458                 unsigned long flags;
1459                 int count;
1460
1461                 dmaengine_terminate_all(chan);
1462                 dev_dbg(port->dev, "Read %zu bytes with cookie %d\n",
1463                         sh_desc->partial, sh_desc->cookie);
1464
1465                 spin_lock_irqsave(&port->lock, flags);
1466                 count = sci_dma_rx_push(s, sh_desc->partial);
1467                 spin_unlock_irqrestore(&port->lock, flags);
1468
1469                 if (count)
1470                         tty_flip_buffer_push(&port->state->port);
1471
1472                 sci_submit_rx(s);
1473
1474                 return;
1475         }
1476
1477         s->cookie_rx[new] = desc->tx_submit(desc);
1478         if (s->cookie_rx[new] < 0) {
1479                 dev_warn(port->dev, "Failed submitting Rx DMA descriptor\n");
1480                 sci_rx_dma_release(s, true);
1481                 return;
1482         }
1483
1484         s->active_rx = s->cookie_rx[!new];
1485
1486         dev_dbg(port->dev, "%s: cookie %d #%d, new active #%d\n",
1487                 __func__, s->cookie_rx[new], new, s->active_rx);
1488 }
1489
1490 static void work_fn_tx(struct work_struct *work)
1491 {
1492         struct sci_port *s = container_of(work, struct sci_port, work_tx);
1493         struct dma_async_tx_descriptor *desc;
1494         struct dma_chan *chan = s->chan_tx;
1495         struct uart_port *port = &s->port;
1496         struct circ_buf *xmit = &port->state->xmit;
1497         struct scatterlist *sg = &s->sg_tx;
1498
1499         /*
1500          * DMA is idle now.
1501          * Port xmit buffer is already mapped, and it is one page... Just adjust
1502          * offsets and lengths. Since it is a circular buffer, we have to
1503          * transmit till the end, and then the rest. Take the port lock to get a
1504          * consistent xmit buffer state.
1505          */
1506         spin_lock_irq(&port->lock);
1507         sg->offset = xmit->tail & (UART_XMIT_SIZE - 1);
1508         sg_dma_address(sg) = (sg_dma_address(sg) & ~(UART_XMIT_SIZE - 1)) +
1509                 sg->offset;
1510         sg_dma_len(sg) = min((int)CIRC_CNT(xmit->head, xmit->tail, UART_XMIT_SIZE),
1511                 CIRC_CNT_TO_END(xmit->head, xmit->tail, UART_XMIT_SIZE));
1512         spin_unlock_irq(&port->lock);
1513
1514         BUG_ON(!sg_dma_len(sg));
1515
1516         desc = dmaengine_prep_slave_sg(chan,
1517                         sg, s->sg_len_tx, DMA_MEM_TO_DEV,
1518                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1519         if (!desc) {
1520                 /* switch to PIO */
1521                 sci_tx_dma_release(s, true);
1522                 return;
1523         }
1524
1525         dma_sync_sg_for_device(port->dev, sg, 1, DMA_TO_DEVICE);
1526
1527         spin_lock_irq(&port->lock);
1528         s->desc_tx = desc;
1529         desc->callback = sci_dma_tx_complete;
1530         desc->callback_param = s;
1531         spin_unlock_irq(&port->lock);
1532         s->cookie_tx = desc->tx_submit(desc);
1533         if (s->cookie_tx < 0) {
1534                 dev_warn(port->dev, "Failed submitting Tx DMA descriptor\n");
1535                 /* switch to PIO */
1536                 sci_tx_dma_release(s, true);
1537                 return;
1538         }
1539
1540         dev_dbg(port->dev, "%s: %p: %d...%d, cookie %d\n",
1541                 __func__, xmit->buf, xmit->tail, xmit->head, s->cookie_tx);
1542
1543         dma_async_issue_pending(chan);
1544 }
1545 #endif
1546
1547 static void sci_start_tx(struct uart_port *port)
1548 {
1549         struct sci_port *s = to_sci_port(port);
1550         unsigned short ctrl;
1551
1552 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1553         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1554                 u16 new, scr = serial_port_in(port, SCSCR);
1555                 if (s->chan_tx)
1556                         new = scr | SCSCR_TDRQE;
1557                 else
1558                         new = scr & ~SCSCR_TDRQE;
1559                 if (new != scr)
1560                         serial_port_out(port, SCSCR, new);
1561         }
1562
1563         if (s->chan_tx && !uart_circ_empty(&s->port.state->xmit) &&
1564             s->cookie_tx < 0) {
1565                 s->cookie_tx = 0;
1566                 schedule_work(&s->work_tx);
1567         }
1568 #endif
1569
1570         if (!s->chan_tx || port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1571                 /* Set TIE (Transmit Interrupt Enable) bit in SCSCR */
1572                 ctrl = serial_port_in(port, SCSCR);
1573                 serial_port_out(port, SCSCR, ctrl | SCSCR_TIE);
1574         }
1575 }
1576
1577 static void sci_stop_tx(struct uart_port *port)
1578 {
1579         unsigned short ctrl;
1580
1581         /* Clear TIE (Transmit Interrupt Enable) bit in SCSCR */
1582         ctrl = serial_port_in(port, SCSCR);
1583
1584         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1585                 ctrl &= ~SCSCR_TDRQE;
1586
1587         ctrl &= ~SCSCR_TIE;
1588
1589         serial_port_out(port, SCSCR, ctrl);
1590 }
1591
1592 static void sci_start_rx(struct uart_port *port)
1593 {
1594         unsigned short ctrl;
1595
1596         ctrl = serial_port_in(port, SCSCR) | port_rx_irq_mask(port);
1597
1598         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1599                 ctrl &= ~SCSCR_RDRQE;
1600
1601         serial_port_out(port, SCSCR, ctrl);
1602 }
1603
1604 static void sci_stop_rx(struct uart_port *port)
1605 {
1606         unsigned short ctrl;
1607
1608         ctrl = serial_port_in(port, SCSCR);
1609
1610         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1611                 ctrl &= ~SCSCR_RDRQE;
1612
1613         ctrl &= ~port_rx_irq_mask(port);
1614
1615         serial_port_out(port, SCSCR, ctrl);
1616 }
1617
1618 static void sci_break_ctl(struct uart_port *port, int break_state)
1619 {
1620         struct sci_port *s = to_sci_port(port);
1621         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
1622         unsigned short scscr, scsptr;
1623
1624         /* check wheter the port has SCSPTR */
1625         if (!reg->size) {
1626                 /*
1627                  * Not supported by hardware. Most parts couple break and rx
1628                  * interrupts together, with break detection always enabled.
1629                  */
1630                 return;
1631         }
1632
1633         scsptr = serial_port_in(port, SCSPTR);
1634         scscr = serial_port_in(port, SCSCR);
1635
1636         if (break_state == -1) {
1637                 scsptr = (scsptr | SCSPTR_SPB2IO) & ~SCSPTR_SPB2DT;
1638                 scscr &= ~SCSCR_TE;
1639         } else {
1640                 scsptr = (scsptr | SCSPTR_SPB2DT) & ~SCSPTR_SPB2IO;
1641                 scscr |= SCSCR_TE;
1642         }
1643
1644         serial_port_out(port, SCSPTR, scsptr);
1645         serial_port_out(port, SCSCR, scscr);
1646 }
1647
1648 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1649 static bool filter(struct dma_chan *chan, void *slave)
1650 {
1651         struct sh_dmae_slave *param = slave;
1652
1653         dev_dbg(chan->device->dev, "%s: slave ID %d\n",
1654                 __func__, param->shdma_slave.slave_id);
1655
1656         chan->private = &param->shdma_slave;
1657         return true;
1658 }
1659
1660 static void rx_timer_fn(unsigned long arg)
1661 {
1662         struct sci_port *s = (struct sci_port *)arg;
1663         struct uart_port *port = &s->port;
1664         u16 scr = serial_port_in(port, SCSCR);
1665
1666         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1667                 scr &= ~SCSCR_RDRQE;
1668                 enable_irq(s->irqs[SCIx_RXI_IRQ]);
1669         }
1670         serial_port_out(port, SCSCR, scr | SCSCR_RIE);
1671         dev_dbg(port->dev, "DMA Rx timed out\n");
1672         schedule_work(&s->work_rx);
1673 }
1674
1675 static void sci_request_dma(struct uart_port *port)
1676 {
1677         struct sci_port *s = to_sci_port(port);
1678         struct sh_dmae_slave *param;
1679         struct dma_chan *chan;
1680         dma_cap_mask_t mask;
1681         int nent;
1682
1683         dev_dbg(port->dev, "%s: port %d\n", __func__, port->line);
1684
1685         if (s->cfg->dma_slave_tx <= 0 || s->cfg->dma_slave_rx <= 0)
1686                 return;
1687
1688         dma_cap_zero(mask);
1689         dma_cap_set(DMA_SLAVE, mask);
1690
1691         param = &s->param_tx;
1692
1693         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_TX */
1694         param->shdma_slave.slave_id = s->cfg->dma_slave_tx;
1695
1696         s->cookie_tx = -EINVAL;
1697         chan = dma_request_channel(mask, filter, param);
1698         dev_dbg(port->dev, "%s: TX: got channel %p\n", __func__, chan);
1699         if (chan) {
1700                 s->chan_tx = chan;
1701                 sg_init_table(&s->sg_tx, 1);
1702                 /* UART circular tx buffer is an aligned page. */
1703                 BUG_ON((uintptr_t)port->state->xmit.buf & ~PAGE_MASK);
1704                 sg_set_page(&s->sg_tx, virt_to_page(port->state->xmit.buf),
1705                             UART_XMIT_SIZE,
1706                             (uintptr_t)port->state->xmit.buf & ~PAGE_MASK);
1707                 nent = dma_map_sg(port->dev, &s->sg_tx, 1, DMA_TO_DEVICE);
1708                 if (!nent)
1709                         sci_tx_dma_release(s, false);
1710                 else
1711                         dev_dbg(port->dev, "%s: mapped %d@%p to %pad\n",
1712                                 __func__,
1713                                 sg_dma_len(&s->sg_tx), port->state->xmit.buf,
1714                                 &sg_dma_address(&s->sg_tx));
1715
1716                 s->sg_len_tx = nent;
1717
1718                 INIT_WORK(&s->work_tx, work_fn_tx);
1719         }
1720
1721         param = &s->param_rx;
1722
1723         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_RX */
1724         param->shdma_slave.slave_id = s->cfg->dma_slave_rx;
1725
1726         chan = dma_request_channel(mask, filter, param);
1727         dev_dbg(port->dev, "%s: RX: got channel %p\n", __func__, chan);
1728         if (chan) {
1729                 dma_addr_t dma[2];
1730                 void *buf[2];
1731                 int i;
1732
1733                 s->chan_rx = chan;
1734
1735                 s->buf_len_rx = 2 * max(16, (int)port->fifosize);
1736                 buf[0] = dma_alloc_coherent(port->dev, s->buf_len_rx * 2,
1737                                             &dma[0], GFP_KERNEL);
1738
1739                 if (!buf[0]) {
1740                         dev_warn(port->dev,
1741                                  "failed to allocate dma buffer, using PIO\n");
1742                         sci_rx_dma_release(s, true);
1743                         return;
1744                 }
1745
1746                 buf[1] = buf[0] + s->buf_len_rx;
1747                 dma[1] = dma[0] + s->buf_len_rx;
1748
1749                 for (i = 0; i < 2; i++) {
1750                         struct scatterlist *sg = &s->sg_rx[i];
1751
1752                         sg_init_table(sg, 1);
1753                         sg_set_page(sg, virt_to_page(buf[i]), s->buf_len_rx,
1754                                     (uintptr_t)buf[i] & ~PAGE_MASK);
1755                         sg_dma_address(sg) = dma[i];
1756                 }
1757
1758                 INIT_WORK(&s->work_rx, work_fn_rx);
1759                 setup_timer(&s->rx_timer, rx_timer_fn, (unsigned long)s);
1760
1761                 sci_submit_rx(s);
1762         }
1763 }
1764
1765 static void sci_free_dma(struct uart_port *port)
1766 {
1767         struct sci_port *s = to_sci_port(port);
1768
1769         if (s->chan_tx)
1770                 sci_tx_dma_release(s, false);
1771         if (s->chan_rx)
1772                 sci_rx_dma_release(s, false);
1773 }
1774 #else
1775 static inline void sci_request_dma(struct uart_port *port)
1776 {
1777 }
1778
1779 static inline void sci_free_dma(struct uart_port *port)
1780 {
1781 }
1782 #endif
1783
1784 static int sci_startup(struct uart_port *port)
1785 {
1786         struct sci_port *s = to_sci_port(port);
1787         unsigned long flags;
1788         int ret;
1789
1790         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1791
1792         ret = sci_request_irq(s);
1793         if (unlikely(ret < 0))
1794                 return ret;
1795
1796         sci_request_dma(port);
1797
1798         spin_lock_irqsave(&port->lock, flags);
1799         sci_start_tx(port);
1800         sci_start_rx(port);
1801         spin_unlock_irqrestore(&port->lock, flags);
1802
1803         return 0;
1804 }
1805
1806 static void sci_shutdown(struct uart_port *port)
1807 {
1808         struct sci_port *s = to_sci_port(port);
1809         unsigned long flags;
1810
1811         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1812
1813         spin_lock_irqsave(&port->lock, flags);
1814         sci_stop_rx(port);
1815         sci_stop_tx(port);
1816         spin_unlock_irqrestore(&port->lock, flags);
1817
1818         sci_free_dma(port);
1819         sci_free_irq(s);
1820 }
1821
1822 static unsigned int sci_scbrr_calc(struct sci_port *s, unsigned int bps,
1823                                    unsigned long freq)
1824 {
1825         if (s->sampling_rate)
1826                 return DIV_ROUND_CLOSEST(freq, s->sampling_rate * bps) - 1;
1827
1828         /* Warn, but use a safe default */
1829         WARN_ON(1);
1830
1831         return ((freq + 16 * bps) / (32 * bps) - 1);
1832 }
1833
1834 /* calculate frame length from SMR */
1835 static int sci_baud_calc_frame_len(unsigned int smr_val)
1836 {
1837         int len = 10;
1838
1839         if (smr_val & SCSMR_CHR)
1840                 len--;
1841         if (smr_val & SCSMR_PE)
1842                 len++;
1843         if (smr_val & SCSMR_STOP)
1844                 len++;
1845
1846         return len;
1847 }
1848
1849
1850 /* calculate sample rate, BRR, and clock select for HSCIF */
1851 static void sci_baud_calc_hscif(unsigned int bps, unsigned long freq,
1852                                 int *brr, unsigned int *srr,
1853                                 unsigned int *cks, int frame_len)
1854 {
1855         int sr, c, br, err, recv_margin;
1856         int min_err = 1000; /* 100% */
1857         int recv_max_margin = 0;
1858
1859         /* Find the combination of sample rate and clock select with the
1860            smallest deviation from the desired baud rate. */
1861         for (sr = 8; sr <= 32; sr++) {
1862                 for (c = 0; c <= 3; c++) {
1863                         /* integerized formulas from HSCIF documentation */
1864                         br = DIV_ROUND_CLOSEST(freq, (sr *
1865                                               (1 << (2 * c + 1)) * bps)) - 1;
1866                         br = clamp(br, 0, 255);
1867                         err = DIV_ROUND_CLOSEST(freq, ((br + 1) * bps * sr *
1868                                                (1 << (2 * c + 1)) / 1000)) -
1869                                                1000;
1870                         /* Calc recv margin
1871                          * M: Receive margin (%)
1872                          * N: Ratio of bit rate to clock (N = sampling rate)
1873                          * D: Clock duty (D = 0 to 1.0)
1874                          * L: Frame length (L = 9 to 12)
1875                          * F: Absolute value of clock frequency deviation
1876                          *
1877                          *  M = |(0.5 - 1 / 2 * N) - ((L - 0.5) * F) -
1878                          *      (|D - 0.5| / N * (1 + F))|
1879                          *  NOTE: Usually, treat D for 0.5, F is 0 by this
1880                          *        calculation.
1881                          */
1882                         recv_margin = abs((500 -
1883                                         DIV_ROUND_CLOSEST(1000, sr << 1)) / 10);
1884                         if (abs(min_err) > abs(err)) {
1885                                 min_err = err;
1886                                 recv_max_margin = recv_margin;
1887                         } else if ((min_err == err) &&
1888                                    (recv_margin > recv_max_margin))
1889                                 recv_max_margin = recv_margin;
1890                         else
1891                                 continue;
1892
1893                         *brr = br;
1894                         *srr = sr - 1;
1895                         *cks = c;
1896                 }
1897         }
1898
1899         if (min_err == 1000) {
1900                 WARN_ON(1);
1901                 /* use defaults */
1902                 *brr = 255;
1903                 *srr = 15;
1904                 *cks = 0;
1905         }
1906 }
1907
1908 static void sci_reset(struct uart_port *port)
1909 {
1910         const struct plat_sci_reg *reg;
1911         unsigned int status;
1912
1913         do {
1914                 status = serial_port_in(port, SCxSR);
1915         } while (!(status & SCxSR_TEND(port)));
1916
1917         serial_port_out(port, SCSCR, 0x00);     /* TE=0, RE=0, CKE1=0 */
1918
1919         reg = sci_getreg(port, SCFCR);
1920         if (reg->size)
1921                 serial_port_out(port, SCFCR, SCFCR_RFRST | SCFCR_TFRST);
1922 }
1923
1924 static void sci_set_termios(struct uart_port *port, struct ktermios *termios,
1925                             struct ktermios *old)
1926 {
1927         struct sci_port *s = to_sci_port(port);
1928         const struct plat_sci_reg *reg;
1929         unsigned int baud, smr_val = 0, max_baud, cks = 0;
1930         int t = -1;
1931         unsigned int srr = 15;
1932
1933         if ((termios->c_cflag & CSIZE) == CS7)
1934                 smr_val |= SCSMR_CHR;
1935         if (termios->c_cflag & PARENB)
1936                 smr_val |= SCSMR_PE;
1937         if (termios->c_cflag & PARODD)
1938                 smr_val |= SCSMR_PE | SCSMR_ODD;
1939         if (termios->c_cflag & CSTOPB)
1940                 smr_val |= SCSMR_STOP;
1941
1942         /*
1943          * earlyprintk comes here early on with port->uartclk set to zero.
1944          * the clock framework is not up and running at this point so here
1945          * we assume that 115200 is the maximum baud rate. please note that
1946          * the baud rate is not programmed during earlyprintk - it is assumed
1947          * that the previous boot loader has enabled required clocks and
1948          * setup the baud rate generator hardware for us already.
1949          */
1950         max_baud = port->uartclk ? port->uartclk / 16 : 115200;
1951
1952         baud = uart_get_baud_rate(port, termios, old, 0, max_baud);
1953         if (likely(baud && port->uartclk)) {
1954                 if (s->cfg->type == PORT_HSCIF) {
1955                         int frame_len = sci_baud_calc_frame_len(smr_val);
1956                         sci_baud_calc_hscif(baud, port->uartclk, &t, &srr,
1957                                             &cks, frame_len);
1958                 } else {
1959                         t = sci_scbrr_calc(s, baud, port->uartclk);
1960                         for (cks = 0; t >= 256 && cks <= 3; cks++)
1961                                 t >>= 2;
1962                 }
1963         }
1964
1965         sci_port_enable(s);
1966
1967         sci_reset(port);
1968
1969         smr_val |= serial_port_in(port, SCSMR) & SCSMR_CKS;
1970
1971         uart_update_timeout(port, termios->c_cflag, baud);
1972
1973         dev_dbg(port->dev, "%s: SMR %x, cks %x, t %x, SCSCR %x\n",
1974                 __func__, smr_val, cks, t, s->cfg->scscr);
1975
1976         if (t >= 0) {
1977                 serial_port_out(port, SCSMR, (smr_val & ~SCSMR_CKS) | cks);
1978                 serial_port_out(port, SCBRR, t);
1979                 reg = sci_getreg(port, HSSRR);
1980                 if (reg->size)
1981                         serial_port_out(port, HSSRR, srr | HSCIF_SRE);
1982                 udelay((1000000+(baud-1)) / baud); /* Wait one bit interval */
1983         } else
1984                 serial_port_out(port, SCSMR, smr_val);
1985
1986         sci_init_pins(port, termios->c_cflag);
1987
1988         reg = sci_getreg(port, SCFCR);
1989         if (reg->size) {
1990                 unsigned short ctrl = serial_port_in(port, SCFCR);
1991
1992                 if (s->cfg->capabilities & SCIx_HAVE_RTSCTS) {
1993                         if (termios->c_cflag & CRTSCTS)
1994                                 ctrl |= SCFCR_MCE;
1995                         else
1996                                 ctrl &= ~SCFCR_MCE;
1997                 }
1998
1999                 /*
2000                  * As we've done a sci_reset() above, ensure we don't
2001                  * interfere with the FIFOs while toggling MCE. As the
2002                  * reset values could still be set, simply mask them out.
2003                  */
2004                 ctrl &= ~(SCFCR_RFRST | SCFCR_TFRST);
2005
2006                 serial_port_out(port, SCFCR, ctrl);
2007         }
2008
2009         serial_port_out(port, SCSCR, s->cfg->scscr);
2010
2011 #ifdef CONFIG_SERIAL_SH_SCI_DMA
2012         /*
2013          * Calculate delay for 2 DMA buffers (4 FIFO).
2014          * See serial_core.c::uart_update_timeout(). With 10
2015          * bits (CS8), 250Hz, 115200 baud and 64 bytes FIFO, the above function
2016          * calculates 1 jiffie for the data plus 5 jiffies for the "slop(e)."
2017          * Then below we calculate 5 jiffies (20ms) for 2 DMA buffers (4 FIFO
2018          * sizes), but when performing a faster transfer, value obtained by
2019          * this formula is may not enough. Therefore, if value is smaller than
2020          * 20msec, this sets 20msec as timeout of DMA.
2021          */
2022         if (s->chan_rx) {
2023                 unsigned int bits;
2024
2025                 /* byte size and parity */
2026                 switch (termios->c_cflag & CSIZE) {
2027                 case CS5:
2028                         bits = 7;
2029                         break;
2030                 case CS6:
2031                         bits = 8;
2032                         break;
2033                 case CS7:
2034                         bits = 9;
2035                         break;
2036                 default:
2037                         bits = 10;
2038                         break;
2039                 }
2040
2041                 if (termios->c_cflag & CSTOPB)
2042                         bits++;
2043                 if (termios->c_cflag & PARENB)
2044                         bits++;
2045                 s->rx_timeout = DIV_ROUND_UP((s->buf_len_rx * 2 * bits * HZ) /
2046                                              (baud / 10), 10);
2047                 dev_dbg(port->dev, "DMA Rx t-out %ums, tty t-out %u jiffies\n",
2048                         s->rx_timeout * 1000 / HZ, port->timeout);
2049                 if (s->rx_timeout < msecs_to_jiffies(20))
2050                         s->rx_timeout = msecs_to_jiffies(20);
2051         }
2052 #endif
2053
2054         if ((termios->c_cflag & CREAD) != 0)
2055                 sci_start_rx(port);
2056
2057         sci_port_disable(s);
2058 }
2059
2060 static void sci_pm(struct uart_port *port, unsigned int state,
2061                    unsigned int oldstate)
2062 {
2063         struct sci_port *sci_port = to_sci_port(port);
2064
2065         switch (state) {
2066         case UART_PM_STATE_OFF:
2067                 sci_port_disable(sci_port);
2068                 break;
2069         default:
2070                 sci_port_enable(sci_port);
2071                 break;
2072         }
2073 }
2074
2075 static const char *sci_type(struct uart_port *port)
2076 {
2077         switch (port->type) {
2078         case PORT_IRDA:
2079                 return "irda";
2080         case PORT_SCI:
2081                 return "sci";
2082         case PORT_SCIF:
2083                 return "scif";
2084         case PORT_SCIFA:
2085                 return "scifa";
2086         case PORT_SCIFB:
2087                 return "scifb";
2088         case PORT_HSCIF:
2089                 return "hscif";
2090         }
2091
2092         return NULL;
2093 }
2094
2095 static int sci_remap_port(struct uart_port *port)
2096 {
2097         struct sci_port *sport = to_sci_port(port);
2098
2099         /*
2100          * Nothing to do if there's already an established membase.
2101          */
2102         if (port->membase)
2103                 return 0;
2104
2105         if (port->flags & UPF_IOREMAP) {
2106                 port->membase = ioremap_nocache(port->mapbase, sport->reg_size);
2107                 if (unlikely(!port->membase)) {
2108                         dev_err(port->dev, "can't remap port#%d\n", port->line);
2109                         return -ENXIO;
2110                 }
2111         } else {
2112                 /*
2113                  * For the simple (and majority of) cases where we don't
2114                  * need to do any remapping, just cast the cookie
2115                  * directly.
2116                  */
2117                 port->membase = (void __iomem *)(uintptr_t)port->mapbase;
2118         }
2119
2120         return 0;
2121 }
2122
2123 static void sci_release_port(struct uart_port *port)
2124 {
2125         struct sci_port *sport = to_sci_port(port);
2126
2127         if (port->flags & UPF_IOREMAP) {
2128                 iounmap(port->membase);
2129                 port->membase = NULL;
2130         }
2131
2132         release_mem_region(port->mapbase, sport->reg_size);
2133 }
2134
2135 static int sci_request_port(struct uart_port *port)
2136 {
2137         struct resource *res;
2138         struct sci_port *sport = to_sci_port(port);
2139         int ret;
2140
2141         res = request_mem_region(port->mapbase, sport->reg_size,
2142                                  dev_name(port->dev));
2143         if (unlikely(res == NULL)) {
2144                 dev_err(port->dev, "request_mem_region failed.");
2145                 return -EBUSY;
2146         }
2147
2148         ret = sci_remap_port(port);
2149         if (unlikely(ret != 0)) {
2150                 release_resource(res);
2151                 return ret;
2152         }
2153
2154         return 0;
2155 }
2156
2157 static void sci_config_port(struct uart_port *port, int flags)
2158 {
2159         if (flags & UART_CONFIG_TYPE) {
2160                 struct sci_port *sport = to_sci_port(port);
2161
2162                 port->type = sport->cfg->type;
2163                 sci_request_port(port);
2164         }
2165 }
2166
2167 static int sci_verify_port(struct uart_port *port, struct serial_struct *ser)
2168 {
2169         if (ser->baud_base < 2400)
2170                 /* No paper tape reader for Mitch.. */
2171                 return -EINVAL;
2172
2173         return 0;
2174 }
2175
2176 static struct uart_ops sci_uart_ops = {
2177         .tx_empty       = sci_tx_empty,
2178         .set_mctrl      = sci_set_mctrl,
2179         .get_mctrl      = sci_get_mctrl,
2180         .start_tx       = sci_start_tx,
2181         .stop_tx        = sci_stop_tx,
2182         .stop_rx        = sci_stop_rx,
2183         .break_ctl      = sci_break_ctl,
2184         .startup        = sci_startup,
2185         .shutdown       = sci_shutdown,
2186         .set_termios    = sci_set_termios,
2187         .pm             = sci_pm,
2188         .type           = sci_type,
2189         .release_port   = sci_release_port,
2190         .request_port   = sci_request_port,
2191         .config_port    = sci_config_port,
2192         .verify_port    = sci_verify_port,
2193 #ifdef CONFIG_CONSOLE_POLL
2194         .poll_get_char  = sci_poll_get_char,
2195         .poll_put_char  = sci_poll_put_char,
2196 #endif
2197 };
2198
2199 static int sci_init_single(struct platform_device *dev,
2200                            struct sci_port *sci_port, unsigned int index,
2201                            struct plat_sci_port *p, bool early)
2202 {
2203         struct uart_port *port = &sci_port->port;
2204         const struct resource *res;
2205         unsigned int i;
2206         int ret;
2207
2208         sci_port->cfg   = p;
2209
2210         port->ops       = &sci_uart_ops;
2211         port->iotype    = UPIO_MEM;
2212         port->line      = index;
2213
2214         res = platform_get_resource(dev, IORESOURCE_MEM, 0);
2215         if (res == NULL)
2216                 return -ENOMEM;
2217
2218         port->mapbase = res->start;
2219         sci_port->reg_size = resource_size(res);
2220
2221         for (i = 0; i < ARRAY_SIZE(sci_port->irqs); ++i)
2222                 sci_port->irqs[i] = platform_get_irq(dev, i);
2223
2224         /* The SCI generates several interrupts. They can be muxed together or
2225          * connected to different interrupt lines. In the muxed case only one
2226          * interrupt resource is specified. In the non-muxed case three or four
2227          * interrupt resources are specified, as the BRI interrupt is optional.
2228          */
2229         if (sci_port->irqs[0] < 0)
2230                 return -ENXIO;
2231
2232         if (sci_port->irqs[1] < 0) {
2233                 sci_port->irqs[1] = sci_port->irqs[0];
2234                 sci_port->irqs[2] = sci_port->irqs[0];
2235                 sci_port->irqs[3] = sci_port->irqs[0];
2236         }
2237
2238         if (p->regtype == SCIx_PROBE_REGTYPE) {
2239                 ret = sci_probe_regmap(p);
2240                 if (unlikely(ret))
2241                         return ret;
2242         }
2243
2244         switch (p->type) {
2245         case PORT_SCIFB:
2246                 port->fifosize = 256;
2247                 sci_port->overrun_reg = SCxSR;
2248                 sci_port->overrun_mask = SCIFA_ORER;
2249                 sci_port->sampling_rate = 16;
2250                 break;
2251         case PORT_HSCIF:
2252                 port->fifosize = 128;
2253                 sci_port->overrun_reg = SCLSR;
2254                 sci_port->overrun_mask = SCLSR_ORER;
2255                 sci_port->sampling_rate = 0;
2256                 break;
2257         case PORT_SCIFA:
2258                 port->fifosize = 64;
2259                 sci_port->overrun_reg = SCxSR;
2260                 sci_port->overrun_mask = SCIFA_ORER;
2261                 sci_port->sampling_rate = 16;
2262                 break;
2263         case PORT_SCIF:
2264                 port->fifosize = 16;
2265                 if (p->regtype == SCIx_SH7705_SCIF_REGTYPE) {
2266                         sci_port->overrun_reg = SCxSR;
2267                         sci_port->overrun_mask = SCIFA_ORER;
2268                         sci_port->sampling_rate = 16;
2269                 } else {
2270                         sci_port->overrun_reg = SCLSR;
2271                         sci_port->overrun_mask = SCLSR_ORER;
2272                         sci_port->sampling_rate = 32;
2273                 }
2274                 break;
2275         default:
2276                 port->fifosize = 1;
2277                 sci_port->overrun_reg = SCxSR;
2278                 sci_port->overrun_mask = SCI_ORER;
2279                 sci_port->sampling_rate = 32;
2280                 break;
2281         }
2282
2283         /* SCIFA on sh7723 and sh7724 need a custom sampling rate that doesn't
2284          * match the SoC datasheet, this should be investigated. Let platform
2285          * data override the sampling rate for now.
2286          */
2287         if (p->sampling_rate)
2288                 sci_port->sampling_rate = p->sampling_rate;
2289
2290         if (!early) {
2291                 sci_port->iclk = clk_get(&dev->dev, "sci_ick");
2292                 if (IS_ERR(sci_port->iclk)) {
2293                         sci_port->iclk = clk_get(&dev->dev, "peripheral_clk");
2294                         if (IS_ERR(sci_port->iclk)) {
2295                                 dev_err(&dev->dev, "can't get iclk\n");
2296                                 return PTR_ERR(sci_port->iclk);
2297                         }
2298                 }
2299
2300                 /*
2301                  * The function clock is optional, ignore it if we can't
2302                  * find it.
2303                  */
2304                 sci_port->fclk = clk_get(&dev->dev, "sci_fck");
2305                 if (IS_ERR(sci_port->fclk))
2306                         sci_port->fclk = NULL;
2307
2308                 port->dev = &dev->dev;
2309
2310                 pm_runtime_enable(&dev->dev);
2311         }
2312
2313         sci_port->break_timer.data = (unsigned long)sci_port;
2314         sci_port->break_timer.function = sci_break_timer;
2315         init_timer(&sci_port->break_timer);
2316
2317         /*
2318          * Establish some sensible defaults for the error detection.
2319          */
2320         if (p->type == PORT_SCI) {
2321                 sci_port->error_mask = SCI_DEFAULT_ERROR_MASK;
2322                 sci_port->error_clear = SCI_ERROR_CLEAR;
2323         } else {
2324                 sci_port->error_mask = SCIF_DEFAULT_ERROR_MASK;
2325                 sci_port->error_clear = SCIF_ERROR_CLEAR;
2326         }
2327
2328         /*
2329          * Make the error mask inclusive of overrun detection, if
2330          * supported.
2331          */
2332         if (sci_port->overrun_reg == SCxSR) {
2333                 sci_port->error_mask |= sci_port->overrun_mask;
2334                 sci_port->error_clear &= ~sci_port->overrun_mask;
2335         }
2336
2337         port->type              = p->type;
2338         port->flags             = UPF_FIXED_PORT | p->flags;
2339         port->regshift          = p->regshift;
2340
2341         /*
2342          * The UART port needs an IRQ value, so we peg this to the RX IRQ
2343          * for the multi-IRQ ports, which is where we are primarily
2344          * concerned with the shutdown path synchronization.
2345          *
2346          * For the muxed case there's nothing more to do.
2347          */
2348         port->irq               = sci_port->irqs[SCIx_RXI_IRQ];
2349         port->irqflags          = 0;
2350
2351         port->serial_in         = sci_serial_in;
2352         port->serial_out        = sci_serial_out;
2353
2354         if (p->dma_slave_tx > 0 && p->dma_slave_rx > 0)
2355                 dev_dbg(port->dev, "DMA tx %d, rx %d\n",
2356                         p->dma_slave_tx, p->dma_slave_rx);
2357
2358         return 0;
2359 }
2360
2361 static void sci_cleanup_single(struct sci_port *port)
2362 {
2363         clk_put(port->iclk);
2364         clk_put(port->fclk);
2365
2366         pm_runtime_disable(port->port.dev);
2367 }
2368
2369 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2370 static void serial_console_putchar(struct uart_port *port, int ch)
2371 {
2372         sci_poll_put_char(port, ch);
2373 }
2374
2375 /*
2376  *      Print a string to the serial port trying not to disturb
2377  *      any possible real use of the port...
2378  */
2379 static void serial_console_write(struct console *co, const char *s,
2380                                  unsigned count)
2381 {
2382         struct sci_port *sci_port = &sci_ports[co->index];
2383         struct uart_port *port = &sci_port->port;
2384         unsigned short bits, ctrl;
2385         unsigned long flags;
2386         int locked = 1;
2387
2388         local_irq_save(flags);
2389         if (port->sysrq)
2390                 locked = 0;
2391         else if (oops_in_progress)
2392                 locked = spin_trylock(&port->lock);
2393         else
2394                 spin_lock(&port->lock);
2395
2396         /* first save the SCSCR then disable the interrupts */
2397         ctrl = serial_port_in(port, SCSCR);
2398         serial_port_out(port, SCSCR, sci_port->cfg->scscr);
2399
2400         uart_console_write(port, s, count, serial_console_putchar);
2401
2402         /* wait until fifo is empty and last bit has been transmitted */
2403         bits = SCxSR_TDxE(port) | SCxSR_TEND(port);
2404         while ((serial_port_in(port, SCxSR) & bits) != bits)
2405                 cpu_relax();
2406
2407         /* restore the SCSCR */
2408         serial_port_out(port, SCSCR, ctrl);
2409
2410         if (locked)
2411                 spin_unlock(&port->lock);
2412         local_irq_restore(flags);
2413 }
2414
2415 static int serial_console_setup(struct console *co, char *options)
2416 {
2417         struct sci_port *sci_port;
2418         struct uart_port *port;
2419         int baud = 115200;
2420         int bits = 8;
2421         int parity = 'n';
2422         int flow = 'n';
2423         int ret;
2424
2425         /*
2426          * Refuse to handle any bogus ports.
2427          */
2428         if (co->index < 0 || co->index >= SCI_NPORTS)
2429                 return -ENODEV;
2430
2431         sci_port = &sci_ports[co->index];
2432         port = &sci_port->port;
2433
2434         /*
2435          * Refuse to handle uninitialized ports.
2436          */
2437         if (!port->ops)
2438                 return -ENODEV;
2439
2440         ret = sci_remap_port(port);
2441         if (unlikely(ret != 0))
2442                 return ret;
2443
2444         if (options)
2445                 uart_parse_options(options, &baud, &parity, &bits, &flow);
2446
2447         return uart_set_options(port, co, baud, parity, bits, flow);
2448 }
2449
2450 static struct console serial_console = {
2451         .name           = "ttySC",
2452         .device         = uart_console_device,
2453         .write          = serial_console_write,
2454         .setup          = serial_console_setup,
2455         .flags          = CON_PRINTBUFFER,
2456         .index          = -1,
2457         .data           = &sci_uart_driver,
2458 };
2459
2460 static struct console early_serial_console = {
2461         .name           = "early_ttySC",
2462         .write          = serial_console_write,
2463         .flags          = CON_PRINTBUFFER,
2464         .index          = -1,
2465 };
2466
2467 static char early_serial_buf[32];
2468
2469 static int sci_probe_earlyprintk(struct platform_device *pdev)
2470 {
2471         struct plat_sci_port *cfg = dev_get_platdata(&pdev->dev);
2472
2473         if (early_serial_console.data)
2474                 return -EEXIST;
2475
2476         early_serial_console.index = pdev->id;
2477
2478         sci_init_single(pdev, &sci_ports[pdev->id], pdev->id, cfg, true);
2479
2480         serial_console_setup(&early_serial_console, early_serial_buf);
2481
2482         if (!strstr(early_serial_buf, "keep"))
2483                 early_serial_console.flags |= CON_BOOT;
2484
2485         register_console(&early_serial_console);
2486         return 0;
2487 }
2488
2489 #define SCI_CONSOLE     (&serial_console)
2490
2491 #else
2492 static inline int sci_probe_earlyprintk(struct platform_device *pdev)
2493 {
2494         return -EINVAL;
2495 }
2496
2497 #define SCI_CONSOLE     NULL
2498
2499 #endif /* CONFIG_SERIAL_SH_SCI_CONSOLE */
2500
2501 static const char banner[] __initconst = "SuperH (H)SCI(F) driver initialized";
2502
2503 static struct uart_driver sci_uart_driver = {
2504         .owner          = THIS_MODULE,
2505         .driver_name    = "sci",
2506         .dev_name       = "ttySC",
2507         .major          = SCI_MAJOR,
2508         .minor          = SCI_MINOR_START,
2509         .nr             = SCI_NPORTS,
2510         .cons           = SCI_CONSOLE,
2511 };
2512
2513 static int sci_remove(struct platform_device *dev)
2514 {
2515         struct sci_port *port = platform_get_drvdata(dev);
2516
2517         cpufreq_unregister_notifier(&port->freq_transition,
2518                                     CPUFREQ_TRANSITION_NOTIFIER);
2519
2520         uart_remove_one_port(&sci_uart_driver, &port->port);
2521
2522         sci_cleanup_single(port);
2523
2524         return 0;
2525 }
2526
2527 struct sci_port_info {
2528         unsigned int type;
2529         unsigned int regtype;
2530 };
2531
2532 static const struct of_device_id of_sci_match[] = {
2533         {
2534                 .compatible = "renesas,scif",
2535                 .data = &(const struct sci_port_info) {
2536                         .type = PORT_SCIF,
2537                         .regtype = SCIx_SH4_SCIF_REGTYPE,
2538                 },
2539         }, {
2540                 .compatible = "renesas,scifa",
2541                 .data = &(const struct sci_port_info) {
2542                         .type = PORT_SCIFA,
2543                         .regtype = SCIx_SCIFA_REGTYPE,
2544                 },
2545         }, {
2546                 .compatible = "renesas,scifb",
2547                 .data = &(const struct sci_port_info) {
2548                         .type = PORT_SCIFB,
2549                         .regtype = SCIx_SCIFB_REGTYPE,
2550                 },
2551         }, {
2552                 .compatible = "renesas,hscif",
2553                 .data = &(const struct sci_port_info) {
2554                         .type = PORT_HSCIF,
2555                         .regtype = SCIx_HSCIF_REGTYPE,
2556                 },
2557         }, {
2558                 .compatible = "renesas,sci",
2559                 .data = &(const struct sci_port_info) {
2560                         .type = PORT_SCI,
2561                         .regtype = SCIx_SCI_REGTYPE,
2562                 },
2563         }, {
2564                 /* Terminator */
2565         },
2566 };
2567 MODULE_DEVICE_TABLE(of, of_sci_match);
2568
2569 static struct plat_sci_port *
2570 sci_parse_dt(struct platform_device *pdev, unsigned int *dev_id)
2571 {
2572         struct device_node *np = pdev->dev.of_node;
2573         const struct of_device_id *match;
2574         const struct sci_port_info *info;
2575         struct plat_sci_port *p;
2576         int id;
2577
2578         if (!IS_ENABLED(CONFIG_OF) || !np)
2579                 return NULL;
2580
2581         match = of_match_node(of_sci_match, pdev->dev.of_node);
2582         if (!match)
2583                 return NULL;
2584
2585         info = match->data;
2586
2587         p = devm_kzalloc(&pdev->dev, sizeof(struct plat_sci_port), GFP_KERNEL);
2588         if (!p)
2589                 return NULL;
2590
2591         /* Get the line number for the aliases node. */
2592         id = of_alias_get_id(np, "serial");
2593         if (id < 0) {
2594                 dev_err(&pdev->dev, "failed to get alias id (%d)\n", id);
2595                 return NULL;
2596         }
2597
2598         *dev_id = id;
2599
2600         p->flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF;
2601         p->type = info->type;
2602         p->regtype = info->regtype;
2603         p->scscr = SCSCR_RE | SCSCR_TE;
2604
2605         return p;
2606 }
2607
2608 static int sci_probe_single(struct platform_device *dev,
2609                                       unsigned int index,
2610                                       struct plat_sci_port *p,
2611                                       struct sci_port *sciport)
2612 {
2613         int ret;
2614
2615         /* Sanity check */
2616         if (unlikely(index >= SCI_NPORTS)) {
2617                 dev_notice(&dev->dev, "Attempting to register port %d when only %d are available\n",
2618                            index+1, SCI_NPORTS);
2619                 dev_notice(&dev->dev, "Consider bumping CONFIG_SERIAL_SH_SCI_NR_UARTS!\n");
2620                 return -EINVAL;
2621         }
2622
2623         ret = sci_init_single(dev, sciport, index, p, false);
2624         if (ret)
2625                 return ret;
2626
2627         ret = uart_add_one_port(&sci_uart_driver, &sciport->port);
2628         if (ret) {
2629                 sci_cleanup_single(sciport);
2630                 return ret;
2631         }
2632
2633         return 0;
2634 }
2635
2636 static int sci_probe(struct platform_device *dev)
2637 {
2638         struct plat_sci_port *p;
2639         struct sci_port *sp;
2640         unsigned int dev_id;
2641         int ret;
2642
2643         /*
2644          * If we've come here via earlyprintk initialization, head off to
2645          * the special early probe. We don't have sufficient device state
2646          * to make it beyond this yet.
2647          */
2648         if (is_early_platform_device(dev))
2649                 return sci_probe_earlyprintk(dev);
2650
2651         if (dev->dev.of_node) {
2652                 p = sci_parse_dt(dev, &dev_id);
2653                 if (p == NULL)
2654                         return -EINVAL;
2655         } else {
2656                 p = dev->dev.platform_data;
2657                 if (p == NULL) {
2658                         dev_err(&dev->dev, "no platform data supplied\n");
2659                         return -EINVAL;
2660                 }
2661
2662                 dev_id = dev->id;
2663         }
2664
2665         sp = &sci_ports[dev_id];
2666         platform_set_drvdata(dev, sp);
2667
2668         ret = sci_probe_single(dev, dev_id, p, sp);
2669         if (ret)
2670                 return ret;
2671
2672         sp->freq_transition.notifier_call = sci_notifier;
2673
2674         ret = cpufreq_register_notifier(&sp->freq_transition,
2675                                         CPUFREQ_TRANSITION_NOTIFIER);
2676         if (unlikely(ret < 0)) {
2677                 uart_remove_one_port(&sci_uart_driver, &sp->port);
2678                 sci_cleanup_single(sp);
2679                 return ret;
2680         }
2681
2682 #ifdef CONFIG_SH_STANDARD_BIOS
2683         sh_bios_gdb_detach();
2684 #endif
2685
2686         return 0;
2687 }
2688
2689 static __maybe_unused int sci_suspend(struct device *dev)
2690 {
2691         struct sci_port *sport = dev_get_drvdata(dev);
2692
2693         if (sport)
2694                 uart_suspend_port(&sci_uart_driver, &sport->port);
2695
2696         return 0;
2697 }
2698
2699 static __maybe_unused int sci_resume(struct device *dev)
2700 {
2701         struct sci_port *sport = dev_get_drvdata(dev);
2702
2703         if (sport)
2704                 uart_resume_port(&sci_uart_driver, &sport->port);
2705
2706         return 0;
2707 }
2708
2709 static SIMPLE_DEV_PM_OPS(sci_dev_pm_ops, sci_suspend, sci_resume);
2710
2711 static struct platform_driver sci_driver = {
2712         .probe          = sci_probe,
2713         .remove         = sci_remove,
2714         .driver         = {
2715                 .name   = "sh-sci",
2716                 .pm     = &sci_dev_pm_ops,
2717                 .of_match_table = of_match_ptr(of_sci_match),
2718         },
2719 };
2720
2721 static int __init sci_init(void)
2722 {
2723         int ret;
2724
2725         pr_info("%s\n", banner);
2726
2727         ret = uart_register_driver(&sci_uart_driver);
2728         if (likely(ret == 0)) {
2729                 ret = platform_driver_register(&sci_driver);
2730                 if (unlikely(ret))
2731                         uart_unregister_driver(&sci_uart_driver);
2732         }
2733
2734         return ret;
2735 }
2736
2737 static void __exit sci_exit(void)
2738 {
2739         platform_driver_unregister(&sci_driver);
2740         uart_unregister_driver(&sci_uart_driver);
2741 }
2742
2743 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2744 early_platform_init_buffer("earlyprintk", &sci_driver,
2745                            early_serial_buf, ARRAY_SIZE(early_serial_buf));
2746 #endif
2747 module_init(sci_init);
2748 module_exit(sci_exit);
2749
2750 MODULE_LICENSE("GPL");
2751 MODULE_ALIAS("platform:sh-sci");
2752 MODULE_AUTHOR("Paul Mundt");
2753 MODULE_DESCRIPTION("SuperH (H)SCI(F) serial driver");