packages/hal/h8300/sim/v2_0/cdl/hal_h8300_h8300h_sim.cdl

   1 # ====================================================================
   2 #
   3 #      hal_h8300_h8300h_sim.cdl
   4 #
   5 #      H8/300H SIM HAL package configuration data
   6 #
   7 # ====================================================================
   8 #####ECOSGPLCOPYRIGHTBEGIN####
   9 ## -------------------------------------------
  10 ## This file is part of eCos, the Embedded Configurable Operating System.
  11 ## Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
  12 ##
  13 ## eCos is free software; you can redistribute it and/or modify it under
  14 ## the terms of the GNU General Public License as published by the Free
  15 ## Software Foundation; either version 2 or (at your option) any later version.
  16 ##
  17 ## eCos is distributed in the hope that it will be useful, but WITHOUT ANY
  18 ## WARRANTY; without even the implied warranty of MERCHANTABILITY or
  19 ## FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  20 ## for more details.
  21 ##
  22 ## You should have received a copy of the GNU General Public License along
  23 ## with eCos; if not, write to the Free Software Foundation, Inc.,
  24 ## 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  25 ##
  26 ## As a special exception, if other files instantiate templates or use macros
  27 ## or inline functions from this file, or you compile this file and link it
  28 ## with other works to produce a work based on this file, this file does not
  29 ## by itself cause the resulting work to be covered by the GNU General Public
  30 ## License. However the source code for this file must still be made available
  31 ## in accordance with section (3) of the GNU General Public License.
  32 ##
  33 ## This exception does not invalidate any other reasons why a work based on
  34 ## this file might be covered by the GNU General Public License.
  35 ##
  36 ## Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
  37 ## at http://sources.redhat.com/ecos/ecos-license/
  38 ## -------------------------------------------
  39 #####ECOSGPLCOPYRIGHTEND####
  40 # ====================================================================
  41 ######DESCRIPTIONBEGIN####
  42 #
  43 # Author(s):      jskov
  44 # Original data:  bartv
  45 # Contributors:
  46 # Date:           1999-11-02
  47 #
  48 #####DESCRIPTIONEND####
  49 #
  50 # ====================================================================
  51
  52 cdl_package CYGPKG_HAL_H8300_H8300H_SIM {
  53     display  "H8/300H simulator"
  54     parent        CYGPKG_HAL_H8300
  55     requires CYGPKG_HAL_H8300_H8300H
  56     implements CYGINT_HAL_VIRTUAL_VECTOR_SUPPORT
  57     implements    CYGINT_HAL_DEBUG_GDB_STUBS
  58     implements    CYGINT_HAL_DEBUG_GDB_STUBS_BREAK
  59     define_header hal_h8300_h8300h_sim.h
  60     include_dir   cyg/hal
  61     description   "
  62            The minimal simulator HAL package is provided for use when
  63            only a simple simulation of the processor architecture is
  64            desired, as opposed to detailed simulation of any specific
  65            board. In particular it is not possible to simulate any of
  66            the I/O devices, so device drivers cannot be used."
  67
  68     compile       hal_diag.c plf_misc.c delay_us.S
  69
  70     define_proc {
  71         puts $::cdl_system_header "#define CYGBLD_HAL_TARGET_H <pkgconf/hal_h8300_h8300h.h>"
  72         puts $::cdl_system_header "#define CYGBLD_HAL_PLATFORM_H <pkgconf/hal_h8300_h8300h_sim.h>"
  73
  74         puts $::cdl_header "#define CYG_HAL_H8300"
  75         puts $::cdl_header "#define CYGNUM_HAL_H8300_SCI_PORTS 1"
  76         puts $::cdl_header "#define CYGHWR_HAL_VECTOR_TABLE 0xfff000"
  77     }
  78
  79     cdl_component CYG_HAL_STARTUP {
  80         display       "Startup type"
  81         flavor        data
  82         legal_values  {"RAM"}
  83         default_value {"RAM"}
  84         no_define
  85         define -file system.h CYG_HAL_STARTUP
  86         description   "
  87             Only supports RAM startup."
  88     }
  89
  90     cdl_option CYGNUM_HAL_VIRTUAL_VECTOR_COMM_CHANNELS {
  91         display      "Number of communication channels on the board"
  92         flavor       data
  93         calculated   1
  94     }
  95
  96     cdl_option CYGNUM_HAL_VIRTUAL_VECTOR_DEBUG_CHANNEL {
  97         display          "Debug serial port"
  98         flavor data
  99         legal_values     0 to CYGNUM_HAL_VIRTUAL_VECTOR_COMM_CHANNELS-1
 100         default_value    0
 101         description      "
 102            The CQ/7708 board has only one serial port. This option
 103            chooses which port will be used to connect to a host
 104            running GDB."
 105     }
 106
 107     # Real-time clock/counter specifics
 108     cdl_component CYGNUM_HAL_RTC_CONSTANTS {
 109         display       "Real-time clock constants."
 110         flavor        none
 111
 112         cdl_option CYGNUM_HAL_RTC_NUMERATOR {
 113             display       "Real-time clock numerator"
 114             flavor        data
 115             default_value 1000000000
 116         }
 117         cdl_option CYGNUM_HAL_RTC_DENOMINATOR {
 118             display       "Real-time clock denominator"
 119             flavor        data
 120             default_value 100
 121         }
 122         cdl_option CYGNUM_HAL_H8300_RTC_PRESCALE {
 123             display       "Real-time clock base prescale"
 124             flavor        data
 125             calculated    8192
 126         }
 127         # Isn't a nice way to handle freq requirement!
 128         cdl_option CYGNUM_HAL_RTC_PERIOD {
 129             display       "Real-time clock period"
 130             flavor        data
 131             default_value 10
 132         }
 133     }
 134
 135     cdl_option CYGHWR_HAL_H8300_CPG_INPUT {
 136         display "OSC/Clock Freqency"
 137         flavor  data
 138         default_value 8000000
 139     }
 140
 141     cdl_component CYGBLD_GLOBAL_OPTIONS {
 142         display "Global build options"
 143         flavor  none
 144         parent  CYGPKG_NONE
 145         description   "
 146             Global build options including control over
 147             compiler flags, linker flags and choice of toolchain."
 148
 149
 150         cdl_option CYGBLD_GLOBAL_COMMAND_PREFIX {
 151             display "Global command prefix"
 152             flavor  data
 153             no_define
 154             default_value { "h8300-elf" }
 155             description "
 156                 This option specifies the command prefix used when
 157                 invoking the build tools."
 158         }
 159
 160         cdl_option CYGBLD_GLOBAL_CFLAGS {
 161             display "Global compiler flags"
 162             flavor  data
 163             no_define
 164             default_value { "-Wall -Wpointer-arith -Wstrict-prototypes -Winline -Wundef -Woverloaded-virtual -g -O2 -mh -mint32 -fsigned-char -fdata-sections -fno-rtti -fno-exceptions -fvtable-gc -finit-priority" }
 165             description   "
 166                 This option controls the global compiler flags which
 167                 are used to compile all packages by
 168                 default. Individual packages may define
 169                 options which override these global flags."
 170         }
 171
 172         cdl_option CYGBLD_GLOBAL_LDFLAGS {
 173             display "Global linker flags"
 174             flavor  data
 175             no_define
 176             default_value { "-g -nostdlib -Wl,--gc-sections -Wl,-static -mrelax -mh -mint32" }
 177             description   "
 178                 This option controls the global linker flags. Individual
 179                 packages may define options which override these global flags."
 180         }
 181     }
 182
 183     cdl_component CYGHWR_MEMORY_LAYOUT {
 184         display "Memory layout"
 185         flavor data
 186         no_define
 187         calculated { "h8300_h8300h_sim_ram" }
 188
 189         cdl_option CYGHWR_MEMORY_LAYOUT_LDI {
 190             display "Memory layout linker script fragment"
 191             flavor data
 192             no_define
 193             define -file system.h CYGHWR_MEMORY_LAYOUT_LDI
 194             calculated { "<pkgconf/mlt_h8300_h8300h_sim_ram.ldi>" }
 195         }
 196
 197         cdl_option CYGHWR_MEMORY_LAYOUT_H {
 198             display "Memory layout header file"
 199             flavor data
 200             no_define
 201             define -file system.h CYGHWR_MEMORY_LAYOUT_H
 202             calculated { "<pkgconf/mlt_h8300_h8300h_sim_ram.h>" }
 203         }
 204     }
 205     cdl_option CYGHAL_PLF_SCI_BASE {
 206         display "SCI Base address"
 207         flavor data
 208         default_value 0xffffb0
 209         description   "
 210             Used SCI Channel base address."
 211     }
 212 }