packages/hal/mips/rm7000/ocelot/v2_0/include/plf_intr.h

   1 #ifndef CYGONCE_HAL_PLF_INTR_H
   2 #define CYGONCE_HAL_PLF_INTR_H
   3
   4 //==========================================================================
   5 //
   6 //      plf_intr.h
   7 //
   8 //      Ocelot Interrupt and clock support
   9 //
  10 //==========================================================================
  11 //####ECOSGPLCOPYRIGHTBEGIN####
  12 // -------------------------------------------
  13 // This file is part of eCos, the Embedded Configurable Operating System.
  14 // Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
  15 //
  16 // eCos is free software; you can redistribute it and/or modify it under
  17 // the terms of the GNU General Public License as published by the Free
  18 // Software Foundation; either version 2 or (at your option) any later version.
  19 //
  20 // eCos is distributed in the hope that it will be useful, but WITHOUT ANY
  21 // WARRANTY; without even the implied warranty of MERCHANTABILITY or
  22 // FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  23 // for more details.
  24 //
  25 // You should have received a copy of the GNU General Public License along
  26 // with eCos; if not, write to the Free Software Foundation, Inc.,
  27 // 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  28 //
  29 // As a special exception, if other files instantiate templates or use macros
  30 // or inline functions from this file, or you compile this file and link it
  31 // with other works to produce a work based on this file, this file does not
  32 // by itself cause the resulting work to be covered by the GNU General Public
  33 // License. However the source code for this file must still be made available
  34 // in accordance with section (3) of the GNU General Public License.
  35 //
  36 // This exception does not invalidate any other reasons why a work based on
  37 // this file might be covered by the GNU General Public License.
  38 //
  39 // Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
  40 // at http://sources.redhat.com/ecos/ecos-license/
  41 // -------------------------------------------
  42 //####ECOSGPLCOPYRIGHTEND####
  43 //==========================================================================
  44 //#####DESCRIPTIONBEGIN####
  45 //
  46 // Author(s):    jskov
  47 // Contributors: jskov, nickg
  48 // Date:         2000-05-09
  49 // Purpose:      Define Interrupt support
  50 // Description:  The macros defined here provide the HAL APIs for handling
  51 //               interrupts and the clock for the REF4955 board.
  52 //
  53 // Usage:
  54 //              #include <cyg/hal/plf_intr.h>
  55 //              ...
  56 //
  57 //
  58 //####DESCRIPTIONEND####
  59 //
  60 //==========================================================================
  61
  62 #include <pkgconf/hal.h>
  63
  64 #include <cyg/infra/cyg_type.h>
  65
  66 //--------------------------------------------------------------------------
  67 // Interrupt vectors.
  68
  69 #ifndef CYGHWR_HAL_INTERRUPT_VECTORS_DEFINED
  70
  71 // The first 10 correspond to the interrupt lines in the status/cause regs
  72 #define CYGNUM_HAL_INTERRUPT_ETH0               0
  73 #define CYGNUM_HAL_INTERRUPT_ETH1               1
  74 #define CYGNUM_HAL_INTERRUPT_UART1              2
  75 #define CYGNUM_HAL_INTERRUPT_21555              3
  76 #define CYGNUM_HAL_INTERRUPT_GALILEO            4
  77 #define CYGNUM_HAL_INTERRUPT_COMPARE            5
  78 #define CYGNUM_HAL_INTERRUPT_PMC1               6
  79 #define CYGNUM_HAL_INTERRUPT_PMC2               7
  80 #define CYGNUM_HAL_INTERRUPT_CPCI               8
  81 #define CYGNUM_HAL_INTERRUPT_UART2              9
  82
  83 // PCI interrupts are hardwired for the devices connected to the bus
  84 #define CYGNUM_HAL_INTERRUPT_PCI_INTA           CYGNUM_HAL_INTERRUPT_GALILEO
  85 #define CYGNUM_HAL_INTERRUPT_PCI_INTB           CYGNUM_HAL_INTERRUPT_ETH0
  86 #define CYGNUM_HAL_INTERRUPT_PCI_INTC           CYGNUM_HAL_INTERRUPT_GALILEO
  87 #define CYGNUM_HAL_INTERRUPT_PCI_INTD           CYGNUM_HAL_INTERRUPT_GALILEO
  88
  89 // Min/Max ISR numbers and how many there are
  90 #define CYGNUM_HAL_ISR_MIN                     CYGNUM_HAL_INTERRUPT_ETH0
  91 #define CYGNUM_HAL_ISR_MAX                     CYGNUM_HAL_INTERRUPT_UART2
  92 #define CYGNUM_HAL_ISR_COUNT                   (CYGNUM_HAL_ISR_MAX - CYGNUM_HAL_ISR_MIN + 1)
  93
  94 // The vector used by the Real time clock
  95 #define CYGNUM_HAL_INTERRUPT_RTC            CYGNUM_HAL_INTERRUPT_COMPARE
  96
  97 #define CYGHWR_HAL_INTERRUPT_VECTORS_DEFINED
  98
  99 #endif
 100
 101 //--------------------------------------------------------------------------
 102 // Interrupt controller information
 103
 104 // V320USC
 105 #define CYGARC_REG_INT_STAT   0xb80000ec
 106
 107 #define CYGARC_REG_INT_CFG0   0xb80000e0
 108 #define CYGARC_REG_INT_CFG1   0xb80000e4
 109 #define CYGARC_REG_INT_CFG2   0xb80000e8
 110 #define CYGARC_REG_INT_CFG3   0xb8000158
 111
 112 #define CYGARC_REG_INT_CFG_INT0 0x00000100
 113 #define CYGARC_REG_INT_CFG_INT1 0x00000200
 114 #define CYGARC_REG_INT_CFG_INT2 0x00000400
 115 #define CYGARC_REG_INT_CFG_INT3 0x00000800
 116
 117
 118 // FPGA
 119 #define CYGARC_REG_PCI_STAT   0xb5300000
 120 #define CYGARC_REG_PCI_MASK   0xb5300030
 121
 122 #define CYGARC_REG_IO_STAT    0xb5300010
 123 #define CYGARC_REG_IO_MASK    0xb5300040
 124
 125
 126 //----------------------------------------------------------------------------
 127 // Reset.
 128 // Uses Secondary Reset Bit in 21555. Don't know where it is mapped though.
 129 #define CYGARC_REG_BOARD_RESET 0x????????
 130
 131 #define HAL_PLATFORM_RESET() /* HAL_WRITE_UINT8(CYGARC_REG_BOARD_RESET,1) */
 132
 133 #define HAL_PLATFORM_RESET_ENTRY 0xbfc00000
 134
 135 //--------------------------------------------------------------------------
 136 #endif // ifndef CYGONCE_HAL_PLF_INTR_H
 137 // End of plf_intr.h