sound/soc/codecs/max98095.c

   1 /*
   2  * max98095.c -- MAX98095 ALSA SoC Audio driver
   3  *
   4  * Copyright 2011 Maxim Integrated Products
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  */
  10
  11 #include <linux/module.h>
  12 #include <linux/moduleparam.h>
  13 #include <linux/kernel.h>
  14 #include <linux/init.h>
  15 #include <linux/delay.h>
  16 #include <linux/pm.h>
  17 #include <linux/i2c.h>
  18 #include <sound/core.h>
  19 #include <sound/pcm.h>
  20 #include <sound/pcm_params.h>
  21 #include <sound/soc.h>
  22 #include <sound/initval.h>
  23 #include <sound/tlv.h>
  24 #include <linux/slab.h>
  25 #include <asm/div64.h>
  26 #include <sound/max98095.h>
  27 #include <sound/jack.h>
  28 #include "max98095.h"
  29
  30 enum max98095_type {
  31         MAX98095,
  32 };
  33
  34 struct max98095_cdata {
  35         unsigned int rate;
  36         unsigned int fmt;
  37         int eq_sel;
  38         int bq_sel;
  39 };
  40
  41 struct max98095_priv {
  42         enum max98095_type devtype;
  43         struct max98095_pdata *pdata;
  44         unsigned int sysclk;
  45         struct max98095_cdata dai[3];
  46         const char **eq_texts;
  47         const char **bq_texts;
  48         struct soc_enum eq_enum;
  49         struct soc_enum bq_enum;
  50         int eq_textcnt;
  51         int bq_textcnt;
  52         u8 lin_state;
  53         unsigned int mic1pre;
  54         unsigned int mic2pre;
  55         struct snd_soc_jack *headphone_jack;
  56         struct snd_soc_jack *mic_jack;
  57 };
  58
  59 static const u8 max98095_reg_def[M98095_REG_CNT] = {
  60         0x00, /* 00 */
  61         0x00, /* 01 */
  62         0x00, /* 02 */
  63         0x00, /* 03 */
  64         0x00, /* 04 */
  65         0x00, /* 05 */
  66         0x00, /* 06 */
  67         0x00, /* 07 */
  68         0x00, /* 08 */
  69         0x00, /* 09 */
  70         0x00, /* 0A */
  71         0x00, /* 0B */
  72         0x00, /* 0C */
  73         0x00, /* 0D */
  74         0x00, /* 0E */
  75         0x00, /* 0F */
  76         0x00, /* 10 */
  77         0x00, /* 11 */
  78         0x00, /* 12 */
  79         0x00, /* 13 */
  80         0x00, /* 14 */
  81         0x00, /* 15 */
  82         0x00, /* 16 */
  83         0x00, /* 17 */
  84         0x00, /* 18 */
  85         0x00, /* 19 */
  86         0x00, /* 1A */
  87         0x00, /* 1B */
  88         0x00, /* 1C */
  89         0x00, /* 1D */
  90         0x00, /* 1E */
  91         0x00, /* 1F */
  92         0x00, /* 20 */
  93         0x00, /* 21 */
  94         0x00, /* 22 */
  95         0x00, /* 23 */
  96         0x00, /* 24 */
  97         0x00, /* 25 */
  98         0x00, /* 26 */
  99         0x00, /* 27 */
 100         0x00, /* 28 */
 101         0x00, /* 29 */
 102         0x00, /* 2A */
 103         0x00, /* 2B */
 104         0x00, /* 2C */
 105         0x00, /* 2D */
 106         0x00, /* 2E */
 107         0x00, /* 2F */
 108         0x00, /* 30 */
 109         0x00, /* 31 */
 110         0x00, /* 32 */
 111         0x00, /* 33 */
 112         0x00, /* 34 */
 113         0x00, /* 35 */
 114         0x00, /* 36 */
 115         0x00, /* 37 */
 116         0x00, /* 38 */
 117         0x00, /* 39 */
 118         0x00, /* 3A */
 119         0x00, /* 3B */
 120         0x00, /* 3C */
 121         0x00, /* 3D */
 122         0x00, /* 3E */
 123         0x00, /* 3F */
 124         0x00, /* 40 */
 125         0x00, /* 41 */
 126         0x00, /* 42 */
 127         0x00, /* 43 */
 128         0x00, /* 44 */
 129         0x00, /* 45 */
 130         0x00, /* 46 */
 131         0x00, /* 47 */
 132         0x00, /* 48 */
 133         0x00, /* 49 */
 134         0x00, /* 4A */
 135         0x00, /* 4B */
 136         0x00, /* 4C */
 137         0x00, /* 4D */
 138         0x00, /* 4E */
 139         0x00, /* 4F */
 140         0x00, /* 50 */
 141         0x00, /* 51 */
 142         0x00, /* 52 */
 143         0x00, /* 53 */
 144         0x00, /* 54 */
 145         0x00, /* 55 */
 146         0x00, /* 56 */
 147         0x00, /* 57 */
 148         0x00, /* 58 */
 149         0x00, /* 59 */
 150         0x00, /* 5A */
 151         0x00, /* 5B */
 152         0x00, /* 5C */
 153         0x00, /* 5D */
 154         0x00, /* 5E */
 155         0x00, /* 5F */
 156         0x00, /* 60 */
 157         0x00, /* 61 */
 158         0x00, /* 62 */
 159         0x00, /* 63 */
 160         0x00, /* 64 */
 161         0x00, /* 65 */
 162         0x00, /* 66 */
 163         0x00, /* 67 */
 164         0x00, /* 68 */
 165         0x00, /* 69 */
 166         0x00, /* 6A */
 167         0x00, /* 6B */
 168         0x00, /* 6C */
 169         0x00, /* 6D */
 170         0x00, /* 6E */
 171         0x00, /* 6F */
 172         0x00, /* 70 */
 173         0x00, /* 71 */
 174         0x00, /* 72 */
 175         0x00, /* 73 */
 176         0x00, /* 74 */
 177         0x00, /* 75 */
 178         0x00, /* 76 */
 179         0x00, /* 77 */
 180         0x00, /* 78 */
 181         0x00, /* 79 */
 182         0x00, /* 7A */
 183         0x00, /* 7B */
 184         0x00, /* 7C */
 185         0x00, /* 7D */
 186         0x00, /* 7E */
 187         0x00, /* 7F */
 188         0x00, /* 80 */
 189         0x00, /* 81 */
 190         0x00, /* 82 */
 191         0x00, /* 83 */
 192         0x00, /* 84 */
 193         0x00, /* 85 */
 194         0x00, /* 86 */
 195         0x00, /* 87 */
 196         0x00, /* 88 */
 197         0x00, /* 89 */
 198         0x00, /* 8A */
 199         0x00, /* 8B */
 200         0x00, /* 8C */
 201         0x00, /* 8D */
 202         0x00, /* 8E */
 203         0x00, /* 8F */
 204         0x00, /* 90 */
 205         0x00, /* 91 */
 206         0x30, /* 92 */
 207         0xF0, /* 93 */
 208         0x00, /* 94 */
 209         0x00, /* 95 */
 210         0x3F, /* 96 */
 211         0x00, /* 97 */
 212         0x00, /* 98 */
 213         0x00, /* 99 */
 214         0x00, /* 9A */
 215         0x00, /* 9B */
 216         0x00, /* 9C */
 217         0x00, /* 9D */
 218         0x00, /* 9E */
 219         0x00, /* 9F */
 220         0x00, /* A0 */
 221         0x00, /* A1 */
 222         0x00, /* A2 */
 223         0x00, /* A3 */
 224         0x00, /* A4 */
 225         0x00, /* A5 */
 226         0x00, /* A6 */
 227         0x00, /* A7 */
 228         0x00, /* A8 */
 229         0x00, /* A9 */
 230         0x00, /* AA */
 231         0x00, /* AB */
 232         0x00, /* AC */
 233         0x00, /* AD */
 234         0x00, /* AE */
 235         0x00, /* AF */
 236         0x00, /* B0 */
 237         0x00, /* B1 */
 238         0x00, /* B2 */
 239         0x00, /* B3 */
 240         0x00, /* B4 */
 241         0x00, /* B5 */
 242         0x00, /* B6 */
 243         0x00, /* B7 */
 244         0x00, /* B8 */
 245         0x00, /* B9 */
 246         0x00, /* BA */
 247         0x00, /* BB */
 248         0x00, /* BC */
 249         0x00, /* BD */
 250         0x00, /* BE */
 251         0x00, /* BF */
 252         0x00, /* C0 */
 253         0x00, /* C1 */
 254         0x00, /* C2 */
 255         0x00, /* C3 */
 256         0x00, /* C4 */
 257         0x00, /* C5 */
 258         0x00, /* C6 */
 259         0x00, /* C7 */
 260         0x00, /* C8 */
 261         0x00, /* C9 */
 262         0x00, /* CA */
 263         0x00, /* CB */
 264         0x00, /* CC */
 265         0x00, /* CD */
 266         0x00, /* CE */
 267         0x00, /* CF */
 268         0x00, /* D0 */
 269         0x00, /* D1 */
 270         0x00, /* D2 */
 271         0x00, /* D3 */
 272         0x00, /* D4 */
 273         0x00, /* D5 */
 274         0x00, /* D6 */
 275         0x00, /* D7 */
 276         0x00, /* D8 */
 277         0x00, /* D9 */
 278         0x00, /* DA */
 279         0x00, /* DB */
 280         0x00, /* DC */
 281         0x00, /* DD */
 282         0x00, /* DE */
 283         0x00, /* DF */
 284         0x00, /* E0 */
 285         0x00, /* E1 */
 286         0x00, /* E2 */
 287         0x00, /* E3 */
 288         0x00, /* E4 */
 289         0x00, /* E5 */
 290         0x00, /* E6 */
 291         0x00, /* E7 */
 292         0x00, /* E8 */
 293         0x00, /* E9 */
 294         0x00, /* EA */
 295         0x00, /* EB */
 296         0x00, /* EC */
 297         0x00, /* ED */
 298         0x00, /* EE */
 299         0x00, /* EF */
 300         0x00, /* F0 */
 301         0x00, /* F1 */
 302         0x00, /* F2 */
 303         0x00, /* F3 */
 304         0x00, /* F4 */
 305         0x00, /* F5 */
 306         0x00, /* F6 */
 307         0x00, /* F7 */
 308         0x00, /* F8 */
 309         0x00, /* F9 */
 310         0x00, /* FA */
 311         0x00, /* FB */
 312         0x00, /* FC */
 313         0x00, /* FD */
 314         0x00, /* FE */
 315         0x00, /* FF */
 316 };
 317
 318 static struct {
 319         int readable;
 320         int writable;
 321 } max98095_access[M98095_REG_CNT] = {
 322         { 0x00, 0x00 }, /* 00 */
 323         { 0xFF, 0x00 }, /* 01 */
 324         { 0xFF, 0x00 }, /* 02 */
 325         { 0xFF, 0x00 }, /* 03 */
 326         { 0xFF, 0x00 }, /* 04 */
 327         { 0xFF, 0x00 }, /* 05 */
 328         { 0xFF, 0x00 }, /* 06 */
 329         { 0xFF, 0x00 }, /* 07 */
 330         { 0xFF, 0x00 }, /* 08 */
 331         { 0xFF, 0x00 }, /* 09 */
 332         { 0xFF, 0x00 }, /* 0A */
 333         { 0xFF, 0x00 }, /* 0B */
 334         { 0xFF, 0x00 }, /* 0C */
 335         { 0xFF, 0x00 }, /* 0D */
 336         { 0xFF, 0x00 }, /* 0E */
 337         { 0xFF, 0x9F }, /* 0F */
 338         { 0xFF, 0xFF }, /* 10 */
 339         { 0xFF, 0xFF }, /* 11 */
 340         { 0xFF, 0xFF }, /* 12 */
 341         { 0xFF, 0xFF }, /* 13 */
 342         { 0xFF, 0xFF }, /* 14 */
 343         { 0xFF, 0xFF }, /* 15 */
 344         { 0xFF, 0xFF }, /* 16 */
 345         { 0xFF, 0xFF }, /* 17 */
 346         { 0xFF, 0xFF }, /* 18 */
 347         { 0xFF, 0xFF }, /* 19 */
 348         { 0xFF, 0xFF }, /* 1A */
 349         { 0xFF, 0xFF }, /* 1B */
 350         { 0xFF, 0xFF }, /* 1C */
 351         { 0xFF, 0xFF }, /* 1D */
 352         { 0xFF, 0x77 }, /* 1E */
 353         { 0xFF, 0x77 }, /* 1F */
 354         { 0xFF, 0x77 }, /* 20 */
 355         { 0xFF, 0x77 }, /* 21 */
 356         { 0xFF, 0x77 }, /* 22 */
 357         { 0xFF, 0x77 }, /* 23 */
 358         { 0xFF, 0xFF }, /* 24 */
 359         { 0xFF, 0x7F }, /* 25 */
 360         { 0xFF, 0x31 }, /* 26 */
 361         { 0xFF, 0xFF }, /* 27 */
 362         { 0xFF, 0xFF }, /* 28 */
 363         { 0xFF, 0xFF }, /* 29 */
 364         { 0xFF, 0xF7 }, /* 2A */
 365         { 0xFF, 0x2F }, /* 2B */
 366         { 0xFF, 0xEF }, /* 2C */
 367         { 0xFF, 0xFF }, /* 2D */
 368         { 0xFF, 0xFF }, /* 2E */
 369         { 0xFF, 0xFF }, /* 2F */
 370         { 0xFF, 0xFF }, /* 30 */
 371         { 0xFF, 0xFF }, /* 31 */
 372         { 0xFF, 0xFF }, /* 32 */
 373         { 0xFF, 0xFF }, /* 33 */
 374         { 0xFF, 0xF7 }, /* 34 */
 375         { 0xFF, 0x2F }, /* 35 */
 376         { 0xFF, 0xCF }, /* 36 */
 377         { 0xFF, 0xFF }, /* 37 */
 378         { 0xFF, 0xFF }, /* 38 */
 379         { 0xFF, 0xFF }, /* 39 */
 380         { 0xFF, 0xFF }, /* 3A */
 381         { 0xFF, 0xFF }, /* 3B */
 382         { 0xFF, 0xFF }, /* 3C */
 383         { 0xFF, 0xFF }, /* 3D */
 384         { 0xFF, 0xF7 }, /* 3E */
 385         { 0xFF, 0x2F }, /* 3F */
 386         { 0xFF, 0xCF }, /* 40 */
 387         { 0xFF, 0xFF }, /* 41 */
 388         { 0xFF, 0x77 }, /* 42 */
 389         { 0xFF, 0xFF }, /* 43 */
 390         { 0xFF, 0xFF }, /* 44 */
 391         { 0xFF, 0xFF }, /* 45 */
 392         { 0xFF, 0xFF }, /* 46 */
 393         { 0xFF, 0xFF }, /* 47 */
 394         { 0xFF, 0xFF }, /* 48 */
 395         { 0xFF, 0x0F }, /* 49 */
 396         { 0xFF, 0xFF }, /* 4A */
 397         { 0xFF, 0xFF }, /* 4B */
 398         { 0xFF, 0x3F }, /* 4C */
 399         { 0xFF, 0x3F }, /* 4D */
 400         { 0xFF, 0x3F }, /* 4E */
 401         { 0xFF, 0xFF }, /* 4F */
 402         { 0xFF, 0x7F }, /* 50 */
 403         { 0xFF, 0x7F }, /* 51 */
 404         { 0xFF, 0x0F }, /* 52 */
 405         { 0xFF, 0x3F }, /* 53 */
 406         { 0xFF, 0x3F }, /* 54 */
 407         { 0xFF, 0x3F }, /* 55 */
 408         { 0xFF, 0xFF }, /* 56 */
 409         { 0xFF, 0xFF }, /* 57 */
 410         { 0xFF, 0xBF }, /* 58 */
 411         { 0xFF, 0x1F }, /* 59 */
 412         { 0xFF, 0xBF }, /* 5A */
 413         { 0xFF, 0x1F }, /* 5B */
 414         { 0xFF, 0xBF }, /* 5C */
 415         { 0xFF, 0x3F }, /* 5D */
 416         { 0xFF, 0x3F }, /* 5E */
 417         { 0xFF, 0x7F }, /* 5F */
 418         { 0xFF, 0x7F }, /* 60 */
 419         { 0xFF, 0x47 }, /* 61 */
 420         { 0xFF, 0x9F }, /* 62 */
 421         { 0xFF, 0x9F }, /* 63 */
 422         { 0xFF, 0x9F }, /* 64 */
 423         { 0xFF, 0x9F }, /* 65 */
 424         { 0xFF, 0x9F }, /* 66 */
 425         { 0xFF, 0xBF }, /* 67 */
 426         { 0xFF, 0xBF }, /* 68 */
 427         { 0xFF, 0xFF }, /* 69 */
 428         { 0xFF, 0xFF }, /* 6A */
 429         { 0xFF, 0x7F }, /* 6B */
 430         { 0xFF, 0xF7 }, /* 6C */
 431         { 0xFF, 0xFF }, /* 6D */
 432         { 0xFF, 0xFF }, /* 6E */
 433         { 0xFF, 0x1F }, /* 6F */
 434         { 0xFF, 0xF7 }, /* 70 */
 435         { 0xFF, 0xFF }, /* 71 */
 436         { 0xFF, 0xFF }, /* 72 */
 437         { 0xFF, 0x1F }, /* 73 */
 438         { 0xFF, 0xF7 }, /* 74 */
 439         { 0xFF, 0xFF }, /* 75 */
 440         { 0xFF, 0xFF }, /* 76 */
 441         { 0xFF, 0x1F }, /* 77 */
 442         { 0xFF, 0xF7 }, /* 78 */
 443         { 0xFF, 0xFF }, /* 79 */
 444         { 0xFF, 0xFF }, /* 7A */
 445         { 0xFF, 0x1F }, /* 7B */
 446         { 0xFF, 0xF7 }, /* 7C */
 447         { 0xFF, 0xFF }, /* 7D */
 448         { 0xFF, 0xFF }, /* 7E */
 449         { 0xFF, 0x1F }, /* 7F */
 450         { 0xFF, 0xF7 }, /* 80 */
 451         { 0xFF, 0xFF }, /* 81 */
 452         { 0xFF, 0xFF }, /* 82 */
 453         { 0xFF, 0x1F }, /* 83 */
 454         { 0xFF, 0x7F }, /* 84 */
 455         { 0xFF, 0x0F }, /* 85 */
 456         { 0xFF, 0xD8 }, /* 86 */
 457         { 0xFF, 0xFF }, /* 87 */
 458         { 0xFF, 0xEF }, /* 88 */
 459         { 0xFF, 0xFE }, /* 89 */
 460         { 0xFF, 0xFE }, /* 8A */
 461         { 0xFF, 0xFF }, /* 8B */
 462         { 0xFF, 0xFF }, /* 8C */
 463         { 0xFF, 0x3F }, /* 8D */
 464         { 0xFF, 0xFF }, /* 8E */
 465         { 0xFF, 0x3F }, /* 8F */
 466         { 0xFF, 0x8F }, /* 90 */
 467         { 0xFF, 0xFF }, /* 91 */
 468         { 0xFF, 0x3F }, /* 92 */
 469         { 0xFF, 0xFF }, /* 93 */
 470         { 0xFF, 0xFF }, /* 94 */
 471         { 0xFF, 0x0F }, /* 95 */
 472         { 0xFF, 0x3F }, /* 96 */
 473         { 0xFF, 0x8C }, /* 97 */
 474         { 0x00, 0x00 }, /* 98 */
 475         { 0x00, 0x00 }, /* 99 */
 476         { 0x00, 0x00 }, /* 9A */
 477         { 0x00, 0x00 }, /* 9B */
 478         { 0x00, 0x00 }, /* 9C */
 479         { 0x00, 0x00 }, /* 9D */
 480         { 0x00, 0x00 }, /* 9E */
 481         { 0x00, 0x00 }, /* 9F */
 482         { 0x00, 0x00 }, /* A0 */
 483         { 0x00, 0x00 }, /* A1 */
 484         { 0x00, 0x00 }, /* A2 */
 485         { 0x00, 0x00 }, /* A3 */
 486         { 0x00, 0x00 }, /* A4 */
 487         { 0x00, 0x00 }, /* A5 */
 488         { 0x00, 0x00 }, /* A6 */
 489         { 0x00, 0x00 }, /* A7 */
 490         { 0x00, 0x00 }, /* A8 */
 491         { 0x00, 0x00 }, /* A9 */
 492         { 0x00, 0x00 }, /* AA */
 493         { 0x00, 0x00 }, /* AB */
 494         { 0x00, 0x00 }, /* AC */
 495         { 0x00, 0x00 }, /* AD */
 496         { 0x00, 0x00 }, /* AE */
 497         { 0x00, 0x00 }, /* AF */
 498         { 0x00, 0x00 }, /* B0 */
 499         { 0x00, 0x00 }, /* B1 */
 500         { 0x00, 0x00 }, /* B2 */
 501         { 0x00, 0x00 }, /* B3 */
 502         { 0x00, 0x00 }, /* B4 */
 503         { 0x00, 0x00 }, /* B5 */
 504         { 0x00, 0x00 }, /* B6 */
 505         { 0x00, 0x00 }, /* B7 */
 506         { 0x00, 0x00 }, /* B8 */
 507         { 0x00, 0x00 }, /* B9 */
 508         { 0x00, 0x00 }, /* BA */
 509         { 0x00, 0x00 }, /* BB */
 510         { 0x00, 0x00 }, /* BC */
 511         { 0x00, 0x00 }, /* BD */
 512         { 0x00, 0x00 }, /* BE */
 513         { 0x00, 0x00 }, /* BF */
 514         { 0x00, 0x00 }, /* C0 */
 515         { 0x00, 0x00 }, /* C1 */
 516         { 0x00, 0x00 }, /* C2 */
 517         { 0x00, 0x00 }, /* C3 */
 518         { 0x00, 0x00 }, /* C4 */
 519         { 0x00, 0x00 }, /* C5 */
 520         { 0x00, 0x00 }, /* C6 */
 521         { 0x00, 0x00 }, /* C7 */
 522         { 0x00, 0x00 }, /* C8 */
 523         { 0x00, 0x00 }, /* C9 */
 524         { 0x00, 0x00 }, /* CA */
 525         { 0x00, 0x00 }, /* CB */
 526         { 0x00, 0x00 }, /* CC */
 527         { 0x00, 0x00 }, /* CD */
 528         { 0x00, 0x00 }, /* CE */
 529         { 0x00, 0x00 }, /* CF */
 530         { 0x00, 0x00 }, /* D0 */
 531         { 0x00, 0x00 }, /* D1 */
 532         { 0x00, 0x00 }, /* D2 */
 533         { 0x00, 0x00 }, /* D3 */
 534         { 0x00, 0x00 }, /* D4 */
 535         { 0x00, 0x00 }, /* D5 */
 536         { 0x00, 0x00 }, /* D6 */
 537         { 0x00, 0x00 }, /* D7 */
 538         { 0x00, 0x00 }, /* D8 */
 539         { 0x00, 0x00 }, /* D9 */
 540         { 0x00, 0x00 }, /* DA */
 541         { 0x00, 0x00 }, /* DB */
 542         { 0x00, 0x00 }, /* DC */
 543         { 0x00, 0x00 }, /* DD */
 544         { 0x00, 0x00 }, /* DE */
 545         { 0x00, 0x00 }, /* DF */
 546         { 0x00, 0x00 }, /* E0 */
 547         { 0x00, 0x00 }, /* E1 */
 548         { 0x00, 0x00 }, /* E2 */
 549         { 0x00, 0x00 }, /* E3 */
 550         { 0x00, 0x00 }, /* E4 */
 551         { 0x00, 0x00 }, /* E5 */
 552         { 0x00, 0x00 }, /* E6 */
 553         { 0x00, 0x00 }, /* E7 */
 554         { 0x00, 0x00 }, /* E8 */
 555         { 0x00, 0x00 }, /* E9 */
 556         { 0x00, 0x00 }, /* EA */
 557         { 0x00, 0x00 }, /* EB */
 558         { 0x00, 0x00 }, /* EC */
 559         { 0x00, 0x00 }, /* ED */
 560         { 0x00, 0x00 }, /* EE */
 561         { 0x00, 0x00 }, /* EF */
 562         { 0x00, 0x00 }, /* F0 */
 563         { 0x00, 0x00 }, /* F1 */
 564         { 0x00, 0x00 }, /* F2 */
 565         { 0x00, 0x00 }, /* F3 */
 566         { 0x00, 0x00 }, /* F4 */
 567         { 0x00, 0x00 }, /* F5 */
 568         { 0x00, 0x00 }, /* F6 */
 569         { 0x00, 0x00 }, /* F7 */
 570         { 0x00, 0x00 }, /* F8 */
 571         { 0x00, 0x00 }, /* F9 */
 572         { 0x00, 0x00 }, /* FA */
 573         { 0x00, 0x00 }, /* FB */
 574         { 0x00, 0x00 }, /* FC */
 575         { 0x00, 0x00 }, /* FD */
 576         { 0x00, 0x00 }, /* FE */
 577         { 0xFF, 0x00 }, /* FF */
 578 };
 579
 580 static int max98095_readable(struct snd_soc_codec *codec, unsigned int reg)
 581 {
 582         if (reg >= M98095_REG_CNT)
 583                 return 0;
 584         return max98095_access[reg].readable != 0;
 585 }
 586
 587 static int max98095_volatile(struct snd_soc_codec *codec, unsigned int reg)
 588 {
 589         if (reg > M98095_REG_MAX_CACHED)
 590                 return 1;
 591
 592         switch (reg) {
 593         case M98095_000_HOST_DATA:
 594         case M98095_001_HOST_INT_STS:
 595         case M98095_002_HOST_RSP_STS:
 596         case M98095_003_HOST_CMD_STS:
 597         case M98095_004_CODEC_STS:
 598         case M98095_005_DAI1_ALC_STS:
 599         case M98095_006_DAI2_ALC_STS:
 600         case M98095_007_JACK_AUTO_STS:
 601         case M98095_008_JACK_MANUAL_STS:
 602         case M98095_009_JACK_VBAT_STS:
 603         case M98095_00A_ACC_ADC_STS:
 604         case M98095_00B_MIC_NG_AGC_STS:
 605         case M98095_00C_SPK_L_VOLT_STS:
 606         case M98095_00D_SPK_R_VOLT_STS:
 607         case M98095_00E_TEMP_SENSOR_STS:
 608                 return 1;
 609         }
 610
 611         return 0;
 612 }
 613
 614 /*
 615  * Load equalizer DSP coefficient configurations registers
 616  */
 617 static void m98095_eq_band(struct snd_soc_codec *codec, unsigned int dai,
 618                     unsigned int band, u16 *coefs)
 619 {
 620         unsigned int eq_reg;
 621         unsigned int i;
 622
 623         BUG_ON(band > 4);
 624         BUG_ON(dai > 1);
 625
 626         /* Load the base register address */
 627         eq_reg = dai ? M98095_142_DAI2_EQ_BASE : M98095_110_DAI1_EQ_BASE;
 628
 629         /* Add the band address offset, note adjustment for word address */
 630         eq_reg += band * (M98095_COEFS_PER_BAND << 1);
 631
 632         /* Step through the registers and coefs */
 633         for (i = 0; i < M98095_COEFS_PER_BAND; i++) {
 634                 snd_soc_write(codec, eq_reg++, M98095_BYTE1(coefs[i]));
 635                 snd_soc_write(codec, eq_reg++, M98095_BYTE0(coefs[i]));
 636         }
 637 }
 638
 639 /*
 640  * Load biquad filter coefficient configurations registers
 641  */
 642 static void m98095_biquad_band(struct snd_soc_codec *codec, unsigned int dai,
 643                     unsigned int band, u16 *coefs)
 644 {
 645         unsigned int bq_reg;
 646         unsigned int i;
 647
 648         BUG_ON(band > 1);
 649         BUG_ON(dai > 1);
 650
 651         /* Load the base register address */
 652         bq_reg = dai ? M98095_17E_DAI2_BQ_BASE : M98095_174_DAI1_BQ_BASE;
 653
 654         /* Add the band address offset, note adjustment for word address */
 655         bq_reg += band * (M98095_COEFS_PER_BAND << 1);
 656
 657         /* Step through the registers and coefs */
 658         for (i = 0; i < M98095_COEFS_PER_BAND; i++) {
 659                 snd_soc_write(codec, bq_reg++, M98095_BYTE1(coefs[i]));
 660                 snd_soc_write(codec, bq_reg++, M98095_BYTE0(coefs[i]));
 661         }
 662 }
 663
 664 static const char * const max98095_fltr_mode[] = { "Voice", "Music" };
 665 static const struct soc_enum max98095_dai1_filter_mode_enum[] = {
 666         SOC_ENUM_SINGLE(M98095_02E_DAI1_FILTERS, 7, 2, max98095_fltr_mode),
 667 };
 668 static const struct soc_enum max98095_dai2_filter_mode_enum[] = {
 669         SOC_ENUM_SINGLE(M98095_038_DAI2_FILTERS, 7, 2, max98095_fltr_mode),
 670 };
 671
 672 static const char * const max98095_extmic_text[] = { "None", "MIC1", "MIC2" };
 673
 674 static const struct soc_enum max98095_extmic_enum =
 675         SOC_ENUM_SINGLE(M98095_087_CFG_MIC, 0, 3, max98095_extmic_text);
 676
 677 static const struct snd_kcontrol_new max98095_extmic_mux =
 678         SOC_DAPM_ENUM("External MIC Mux", max98095_extmic_enum);
 679
 680 static const char * const max98095_linein_text[] = { "INA", "INB" };
 681
 682 static const struct soc_enum max98095_linein_enum =
 683         SOC_ENUM_SINGLE(M98095_086_CFG_LINE, 6, 2, max98095_linein_text);
 684
 685 static const struct snd_kcontrol_new max98095_linein_mux =
 686         SOC_DAPM_ENUM("Linein Input Mux", max98095_linein_enum);
 687
 688 static const char * const max98095_line_mode_text[] = {
 689         "Stereo", "Differential"};
 690
 691 static const struct soc_enum max98095_linein_mode_enum =
 692         SOC_ENUM_SINGLE(M98095_086_CFG_LINE, 7, 2, max98095_line_mode_text);
 693
 694 static const struct soc_enum max98095_lineout_mode_enum =
 695         SOC_ENUM_SINGLE(M98095_086_CFG_LINE, 4, 2, max98095_line_mode_text);
 696
 697 static const char * const max98095_dai_fltr[] = {
 698         "Off", "Elliptical-HPF-16k", "Butterworth-HPF-16k",
 699         "Elliptical-HPF-8k", "Butterworth-HPF-8k", "Butterworth-HPF-Fs/240"};
 700 static const struct soc_enum max98095_dai1_dac_filter_enum[] = {
 701         SOC_ENUM_SINGLE(M98095_02E_DAI1_FILTERS, 0, 6, max98095_dai_fltr),
 702 };
 703 static const struct soc_enum max98095_dai2_dac_filter_enum[] = {
 704         SOC_ENUM_SINGLE(M98095_038_DAI2_FILTERS, 0, 6, max98095_dai_fltr),
 705 };
 706 static const struct soc_enum max98095_dai3_dac_filter_enum[] = {
 707         SOC_ENUM_SINGLE(M98095_042_DAI3_FILTERS, 0, 6, max98095_dai_fltr),
 708 };
 709
 710 static int max98095_mic1pre_set(struct snd_kcontrol *kcontrol,
 711                                 struct snd_ctl_elem_value *ucontrol)
 712 {
 713         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 714         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 715         unsigned int sel = ucontrol->value.integer.value[0];
 716
 717         max98095->mic1pre = sel;
 718         snd_soc_update_bits(codec, M98095_05F_LVL_MIC1, M98095_MICPRE_MASK,
 719                 (1+sel)<<M98095_MICPRE_SHIFT);
 720
 721         return 0;
 722 }
 723
 724 static int max98095_mic1pre_get(struct snd_kcontrol *kcontrol,
 725                                 struct snd_ctl_elem_value *ucontrol)
 726 {
 727         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 728         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 729
 730         ucontrol->value.integer.value[0] = max98095->mic1pre;
 731         return 0;
 732 }
 733
 734 static int max98095_mic2pre_set(struct snd_kcontrol *kcontrol,
 735                                 struct snd_ctl_elem_value *ucontrol)
 736 {
 737         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 738         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 739         unsigned int sel = ucontrol->value.integer.value[0];
 740
 741         max98095->mic2pre = sel;
 742         snd_soc_update_bits(codec, M98095_060_LVL_MIC2, M98095_MICPRE_MASK,
 743                 (1+sel)<<M98095_MICPRE_SHIFT);
 744
 745         return 0;
 746 }
 747
 748 static int max98095_mic2pre_get(struct snd_kcontrol *kcontrol,
 749                                 struct snd_ctl_elem_value *ucontrol)
 750 {
 751         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 752         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 753
 754         ucontrol->value.integer.value[0] = max98095->mic2pre;
 755         return 0;
 756 }
 757
 758 static const unsigned int max98095_micboost_tlv[] = {
 759         TLV_DB_RANGE_HEAD(2),
 760         0, 1, TLV_DB_SCALE_ITEM(0, 2000, 0),
 761         2, 2, TLV_DB_SCALE_ITEM(3000, 0, 0),
 762 };
 763
 764 static const DECLARE_TLV_DB_SCALE(max98095_mic_tlv, 0, 100, 0);
 765 static const DECLARE_TLV_DB_SCALE(max98095_adc_tlv, -1200, 100, 0);
 766 static const DECLARE_TLV_DB_SCALE(max98095_adcboost_tlv, 0, 600, 0);
 767
 768 static const unsigned int max98095_hp_tlv[] = {
 769         TLV_DB_RANGE_HEAD(5),
 770         0, 6, TLV_DB_SCALE_ITEM(-6700, 400, 0),
 771         7, 14, TLV_DB_SCALE_ITEM(-4000, 300, 0),
 772         15, 21, TLV_DB_SCALE_ITEM(-1700, 200, 0),
 773         22, 27, TLV_DB_SCALE_ITEM(-400, 100, 0),
 774         28, 31, TLV_DB_SCALE_ITEM(150, 50, 0),
 775 };
 776
 777 static const unsigned int max98095_spk_tlv[] = {
 778         TLV_DB_RANGE_HEAD(4),
 779         0, 10, TLV_DB_SCALE_ITEM(-5900, 400, 0),
 780         11, 18, TLV_DB_SCALE_ITEM(-1700, 200, 0),
 781         19, 27, TLV_DB_SCALE_ITEM(-200, 100, 0),
 782         28, 39, TLV_DB_SCALE_ITEM(650, 50, 0),
 783 };
 784
 785 static const unsigned int max98095_rcv_lout_tlv[] = {
 786         TLV_DB_RANGE_HEAD(5),
 787         0, 6, TLV_DB_SCALE_ITEM(-6200, 400, 0),
 788         7, 14, TLV_DB_SCALE_ITEM(-3500, 300, 0),
 789         15, 21, TLV_DB_SCALE_ITEM(-1200, 200, 0),
 790         22, 27, TLV_DB_SCALE_ITEM(100, 100, 0),
 791         28, 31, TLV_DB_SCALE_ITEM(650, 50, 0),
 792 };
 793
 794 static const unsigned int max98095_lin_tlv[] = {
 795         TLV_DB_RANGE_HEAD(3),
 796         0, 2, TLV_DB_SCALE_ITEM(-600, 300, 0),
 797         3, 3, TLV_DB_SCALE_ITEM(300, 1100, 0),
 798         4, 5, TLV_DB_SCALE_ITEM(1400, 600, 0),
 799 };
 800
 801 static const struct snd_kcontrol_new max98095_snd_controls[] = {
 802
 803         SOC_DOUBLE_R_TLV("Headphone Volume", M98095_064_LVL_HP_L,
 804                 M98095_065_LVL_HP_R, 0, 31, 0, max98095_hp_tlv),
 805
 806         SOC_DOUBLE_R_TLV("Speaker Volume", M98095_067_LVL_SPK_L,
 807                 M98095_068_LVL_SPK_R, 0, 39, 0, max98095_spk_tlv),
 808
 809         SOC_SINGLE_TLV("Receiver Volume", M98095_066_LVL_RCV,
 810                 0, 31, 0, max98095_rcv_lout_tlv),
 811
 812         SOC_DOUBLE_R_TLV("Lineout Volume", M98095_062_LVL_LINEOUT1,
 813                 M98095_063_LVL_LINEOUT2, 0, 31, 0, max98095_rcv_lout_tlv),
 814
 815         SOC_DOUBLE_R("Headphone Switch", M98095_064_LVL_HP_L,
 816                 M98095_065_LVL_HP_R, 7, 1, 1),
 817
 818         SOC_DOUBLE_R("Speaker Switch", M98095_067_LVL_SPK_L,
 819                 M98095_068_LVL_SPK_R, 7, 1, 1),
 820
 821         SOC_SINGLE("Receiver Switch", M98095_066_LVL_RCV, 7, 1, 1),
 822
 823         SOC_DOUBLE_R("Lineout Switch", M98095_062_LVL_LINEOUT1,
 824                 M98095_063_LVL_LINEOUT2, 7, 1, 1),
 825
 826         SOC_SINGLE_TLV("MIC1 Volume", M98095_05F_LVL_MIC1, 0, 20, 1,
 827                 max98095_mic_tlv),
 828
 829         SOC_SINGLE_TLV("MIC2 Volume", M98095_060_LVL_MIC2, 0, 20, 1,
 830                 max98095_mic_tlv),
 831
 832         SOC_SINGLE_EXT_TLV("MIC1 Boost Volume",
 833                         M98095_05F_LVL_MIC1, 5, 2, 0,
 834                         max98095_mic1pre_get, max98095_mic1pre_set,
 835                         max98095_micboost_tlv),
 836         SOC_SINGLE_EXT_TLV("MIC2 Boost Volume",
 837                         M98095_060_LVL_MIC2, 5, 2, 0,
 838                         max98095_mic2pre_get, max98095_mic2pre_set,
 839                         max98095_micboost_tlv),
 840
 841         SOC_SINGLE_TLV("Linein Volume", M98095_061_LVL_LINEIN, 0, 5, 1,
 842                 max98095_lin_tlv),
 843
 844         SOC_SINGLE_TLV("ADCL Volume", M98095_05D_LVL_ADC_L, 0, 15, 1,
 845                 max98095_adc_tlv),
 846         SOC_SINGLE_TLV("ADCR Volume", M98095_05E_LVL_ADC_R, 0, 15, 1,
 847                 max98095_adc_tlv),
 848
 849         SOC_SINGLE_TLV("ADCL Boost Volume", M98095_05D_LVL_ADC_L, 4, 3, 0,
 850                 max98095_adcboost_tlv),
 851         SOC_SINGLE_TLV("ADCR Boost Volume", M98095_05E_LVL_ADC_R, 4, 3, 0,
 852                 max98095_adcboost_tlv),
 853
 854         SOC_SINGLE("EQ1 Switch", M98095_088_CFG_LEVEL, 0, 1, 0),
 855         SOC_SINGLE("EQ2 Switch", M98095_088_CFG_LEVEL, 1, 1, 0),
 856
 857         SOC_SINGLE("Biquad1 Switch", M98095_088_CFG_LEVEL, 2, 1, 0),
 858         SOC_SINGLE("Biquad2 Switch", M98095_088_CFG_LEVEL, 3, 1, 0),
 859
 860         SOC_ENUM("DAI1 Filter Mode", max98095_dai1_filter_mode_enum),
 861         SOC_ENUM("DAI2 Filter Mode", max98095_dai2_filter_mode_enum),
 862         SOC_ENUM("DAI1 DAC Filter", max98095_dai1_dac_filter_enum),
 863         SOC_ENUM("DAI2 DAC Filter", max98095_dai2_dac_filter_enum),
 864         SOC_ENUM("DAI3 DAC Filter", max98095_dai3_dac_filter_enum),
 865
 866         SOC_ENUM("Linein Mode", max98095_linein_mode_enum),
 867         SOC_ENUM("Lineout Mode", max98095_lineout_mode_enum),
 868 };
 869
 870 /* Left speaker mixer switch */
 871 static const struct snd_kcontrol_new max98095_left_speaker_mixer_controls[] = {
 872         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_050_MIX_SPK_LEFT, 0, 1, 0),
 873         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_050_MIX_SPK_LEFT, 6, 1, 0),
 874         SOC_DAPM_SINGLE("Mono DAC2 Switch", M98095_050_MIX_SPK_LEFT, 3, 1, 0),
 875         SOC_DAPM_SINGLE("Mono DAC3 Switch", M98095_050_MIX_SPK_LEFT, 3, 1, 0),
 876         SOC_DAPM_SINGLE("MIC1 Switch", M98095_050_MIX_SPK_LEFT, 4, 1, 0),
 877         SOC_DAPM_SINGLE("MIC2 Switch", M98095_050_MIX_SPK_LEFT, 5, 1, 0),
 878         SOC_DAPM_SINGLE("IN1 Switch", M98095_050_MIX_SPK_LEFT, 1, 1, 0),
 879         SOC_DAPM_SINGLE("IN2 Switch", M98095_050_MIX_SPK_LEFT, 2, 1, 0),
 880 };
 881
 882 /* Right speaker mixer switch */
 883 static const struct snd_kcontrol_new max98095_right_speaker_mixer_controls[] = {
 884         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_051_MIX_SPK_RIGHT, 6, 1, 0),
 885         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_051_MIX_SPK_RIGHT, 0, 1, 0),
 886         SOC_DAPM_SINGLE("Mono DAC2 Switch", M98095_051_MIX_SPK_RIGHT, 3, 1, 0),
 887         SOC_DAPM_SINGLE("Mono DAC3 Switch", M98095_051_MIX_SPK_RIGHT, 3, 1, 0),
 888         SOC_DAPM_SINGLE("MIC1 Switch", M98095_051_MIX_SPK_RIGHT, 5, 1, 0),
 889         SOC_DAPM_SINGLE("MIC2 Switch", M98095_051_MIX_SPK_RIGHT, 4, 1, 0),
 890         SOC_DAPM_SINGLE("IN1 Switch", M98095_051_MIX_SPK_RIGHT, 1, 1, 0),
 891         SOC_DAPM_SINGLE("IN2 Switch", M98095_051_MIX_SPK_RIGHT, 2, 1, 0),
 892 };
 893
 894 /* Left headphone mixer switch */
 895 static const struct snd_kcontrol_new max98095_left_hp_mixer_controls[] = {
 896         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_04C_MIX_HP_LEFT, 0, 1, 0),
 897         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_04C_MIX_HP_LEFT, 5, 1, 0),
 898         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04C_MIX_HP_LEFT, 3, 1, 0),
 899         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04C_MIX_HP_LEFT, 4, 1, 0),
 900         SOC_DAPM_SINGLE("IN1 Switch", M98095_04C_MIX_HP_LEFT, 1, 1, 0),
 901         SOC_DAPM_SINGLE("IN2 Switch", M98095_04C_MIX_HP_LEFT, 2, 1, 0),
 902 };
 903
 904 /* Right headphone mixer switch */
 905 static const struct snd_kcontrol_new max98095_right_hp_mixer_controls[] = {
 906         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_04D_MIX_HP_RIGHT, 5, 1, 0),
 907         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_04D_MIX_HP_RIGHT, 0, 1, 0),
 908         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04D_MIX_HP_RIGHT, 3, 1, 0),
 909         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04D_MIX_HP_RIGHT, 4, 1, 0),
 910         SOC_DAPM_SINGLE("IN1 Switch", M98095_04D_MIX_HP_RIGHT, 1, 1, 0),
 911         SOC_DAPM_SINGLE("IN2 Switch", M98095_04D_MIX_HP_RIGHT, 2, 1, 0),
 912 };
 913
 914 /* Receiver earpiece mixer switch */
 915 static const struct snd_kcontrol_new max98095_mono_rcv_mixer_controls[] = {
 916         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_04F_MIX_RCV, 0, 1, 0),
 917         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_04F_MIX_RCV, 5, 1, 0),
 918         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04F_MIX_RCV, 3, 1, 0),
 919         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04F_MIX_RCV, 4, 1, 0),
 920         SOC_DAPM_SINGLE("IN1 Switch", M98095_04F_MIX_RCV, 1, 1, 0),
 921         SOC_DAPM_SINGLE("IN2 Switch", M98095_04F_MIX_RCV, 2, 1, 0),
 922 };
 923
 924 /* Left lineout mixer switch */
 925 static const struct snd_kcontrol_new max98095_left_lineout_mixer_controls[] = {
 926         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_053_MIX_LINEOUT1, 5, 1, 0),
 927         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_053_MIX_LINEOUT1, 0, 1, 0),
 928         SOC_DAPM_SINGLE("MIC1 Switch", M98095_053_MIX_LINEOUT1, 3, 1, 0),
 929         SOC_DAPM_SINGLE("MIC2 Switch", M98095_053_MIX_LINEOUT1, 4, 1, 0),
 930         SOC_DAPM_SINGLE("IN1 Switch", M98095_053_MIX_LINEOUT1, 1, 1, 0),
 931         SOC_DAPM_SINGLE("IN2 Switch", M98095_053_MIX_LINEOUT1, 2, 1, 0),
 932 };
 933
 934 /* Right lineout mixer switch */
 935 static const struct snd_kcontrol_new max98095_right_lineout_mixer_controls[] = {
 936         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_054_MIX_LINEOUT2, 0, 1, 0),
 937         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_054_MIX_LINEOUT2, 5, 1, 0),
 938         SOC_DAPM_SINGLE("MIC1 Switch", M98095_054_MIX_LINEOUT2, 3, 1, 0),
 939         SOC_DAPM_SINGLE("MIC2 Switch", M98095_054_MIX_LINEOUT2, 4, 1, 0),
 940         SOC_DAPM_SINGLE("IN1 Switch", M98095_054_MIX_LINEOUT2, 1, 1, 0),
 941         SOC_DAPM_SINGLE("IN2 Switch", M98095_054_MIX_LINEOUT2, 2, 1, 0),
 942 };
 943
 944 /* Left ADC mixer switch */
 945 static const struct snd_kcontrol_new max98095_left_ADC_mixer_controls[] = {
 946         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04A_MIX_ADC_LEFT, 7, 1, 0),
 947         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04A_MIX_ADC_LEFT, 6, 1, 0),
 948         SOC_DAPM_SINGLE("IN1 Switch", M98095_04A_MIX_ADC_LEFT, 3, 1, 0),
 949         SOC_DAPM_SINGLE("IN2 Switch", M98095_04A_MIX_ADC_LEFT, 2, 1, 0),
 950 };
 951
 952 /* Right ADC mixer switch */
 953 static const struct snd_kcontrol_new max98095_right_ADC_mixer_controls[] = {
 954         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04B_MIX_ADC_RIGHT, 7, 1, 0),
 955         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04B_MIX_ADC_RIGHT, 6, 1, 0),
 956         SOC_DAPM_SINGLE("IN1 Switch", M98095_04B_MIX_ADC_RIGHT, 3, 1, 0),
 957         SOC_DAPM_SINGLE("IN2 Switch", M98095_04B_MIX_ADC_RIGHT, 2, 1, 0),
 958 };
 959
 960 static int max98095_mic_event(struct snd_soc_dapm_widget *w,
 961                              struct snd_kcontrol *kcontrol, int event)
 962 {
 963         struct snd_soc_codec *codec = w->codec;
 964         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 965
 966         switch (event) {
 967         case SND_SOC_DAPM_POST_PMU:
 968                 if (w->reg == M98095_05F_LVL_MIC1) {
 969                         snd_soc_update_bits(codec, w->reg, M98095_MICPRE_MASK,
 970                                 (1+max98095->mic1pre)<<M98095_MICPRE_SHIFT);
 971                 } else {
 972                         snd_soc_update_bits(codec, w->reg, M98095_MICPRE_MASK,
 973                                 (1+max98095->mic2pre)<<M98095_MICPRE_SHIFT);
 974                 }
 975                 break;
 976         case SND_SOC_DAPM_POST_PMD:
 977                 snd_soc_update_bits(codec, w->reg, M98095_MICPRE_MASK, 0);
 978                 break;
 979         default:
 980                 return -EINVAL;
 981         }
 982
 983         return 0;
 984 }
 985
 986 /*
 987  * The line inputs are stereo inputs with the left and right
 988  * channels sharing a common PGA power control signal.
 989  */
 990 static int max98095_line_pga(struct snd_soc_dapm_widget *w,
 991                              int event, u8 channel)
 992 {
 993         struct snd_soc_codec *codec = w->codec;
 994         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 995         u8 *state;
 996
 997         BUG_ON(!((channel == 1) || (channel == 2)));
 998
 999         state = &max98095->lin_state;
1000
1001         switch (event) {
1002         case SND_SOC_DAPM_POST_PMU:
1003                 *state |= channel;
1004                 snd_soc_update_bits(codec, w->reg,
1005                         (1 << w->shift), (1 << w->shift));
1006                 break;
1007         case SND_SOC_DAPM_POST_PMD:
1008                 *state &= ~channel;
1009                 if (*state == 0) {
1010                         snd_soc_update_bits(codec, w->reg,
1011                                 (1 << w->shift), 0);
1012                 }
1013                 break;
1014         default:
1015                 return -EINVAL;
1016         }
1017
1018         return 0;
1019 }
1020
1021 static int max98095_pga_in1_event(struct snd_soc_dapm_widget *w,
1022                                    struct snd_kcontrol *k, int event)
1023 {
1024         return max98095_line_pga(w, event, 1);
1025 }
1026
1027 static int max98095_pga_in2_event(struct snd_soc_dapm_widget *w,
1028                                    struct snd_kcontrol *k, int event)
1029 {
1030         return max98095_line_pga(w, event, 2);
1031 }
1032
1033 /*
1034  * The stereo line out mixer outputs to two stereo line outs.
1035  * The 2nd pair has a separate set of enables.
1036  */
1037 static int max98095_lineout_event(struct snd_soc_dapm_widget *w,
1038                              struct snd_kcontrol *kcontrol, int event)
1039 {
1040         struct snd_soc_codec *codec = w->codec;
1041
1042         switch (event) {
1043         case SND_SOC_DAPM_POST_PMU:
1044                 snd_soc_update_bits(codec, w->reg,
1045                         (1 << (w->shift+2)), (1 << (w->shift+2)));
1046                 break;
1047         case SND_SOC_DAPM_POST_PMD:
1048                 snd_soc_update_bits(codec, w->reg,
1049                         (1 << (w->shift+2)), 0);
1050                 break;
1051         default:
1052                 return -EINVAL;
1053         }
1054
1055         return 0;
1056 }
1057
1058 static const struct snd_soc_dapm_widget max98095_dapm_widgets[] = {
1059
1060         SND_SOC_DAPM_ADC("ADCL", "HiFi Capture", M98095_090_PWR_EN_IN, 0, 0),
1061         SND_SOC_DAPM_ADC("ADCR", "HiFi Capture", M98095_090_PWR_EN_IN, 1, 0),
1062
1063         SND_SOC_DAPM_DAC("DACL1", "HiFi Playback",
1064                 M98095_091_PWR_EN_OUT, 0, 0),
1065         SND_SOC_DAPM_DAC("DACR1", "HiFi Playback",
1066                 M98095_091_PWR_EN_OUT, 1, 0),
1067         SND_SOC_DAPM_DAC("DACM2", "Aux Playback",
1068                 M98095_091_PWR_EN_OUT, 2, 0),
1069         SND_SOC_DAPM_DAC("DACM3", "Voice Playback",
1070                 M98095_091_PWR_EN_OUT, 2, 0),
1071
1072         SND_SOC_DAPM_PGA("HP Left Out", M98095_091_PWR_EN_OUT,
1073                 6, 0, NULL, 0),
1074         SND_SOC_DAPM_PGA("HP Right Out", M98095_091_PWR_EN_OUT,
1075                 7, 0, NULL, 0),
1076
1077         SND_SOC_DAPM_PGA("SPK Left Out", M98095_091_PWR_EN_OUT,
1078                 4, 0, NULL, 0),
1079         SND_SOC_DAPM_PGA("SPK Right Out", M98095_091_PWR_EN_OUT,
1080                 5, 0, NULL, 0),
1081
1082         SND_SOC_DAPM_PGA("RCV Mono Out", M98095_091_PWR_EN_OUT,
1083                 3, 0, NULL, 0),
1084
1085         SND_SOC_DAPM_PGA_E("LINE Left Out", M98095_092_PWR_EN_OUT,
1086                 0, 0, NULL, 0, max98095_lineout_event, SND_SOC_DAPM_PRE_PMD),
1087         SND_SOC_DAPM_PGA_E("LINE Right Out", M98095_092_PWR_EN_OUT,
1088                 1, 0, NULL, 0, max98095_lineout_event, SND_SOC_DAPM_PRE_PMD),
1089
1090         SND_SOC_DAPM_MUX("External MIC", SND_SOC_NOPM, 0, 0,
1091                 &max98095_extmic_mux),
1092
1093         SND_SOC_DAPM_MUX("Linein Mux", SND_SOC_NOPM, 0, 0,
1094                 &max98095_linein_mux),
1095
1096         SND_SOC_DAPM_MIXER("Left Headphone Mixer", SND_SOC_NOPM, 0, 0,
1097                 &max98095_left_hp_mixer_controls[0],
1098                 ARRAY_SIZE(max98095_left_hp_mixer_controls)),
1099
1100         SND_SOC_DAPM_MIXER("Right Headphone Mixer", SND_SOC_NOPM, 0, 0,
1101                 &max98095_right_hp_mixer_controls[0],
1102                 ARRAY_SIZE(max98095_right_hp_mixer_controls)),
1103
1104         SND_SOC_DAPM_MIXER("Left Speaker Mixer", SND_SOC_NOPM, 0, 0,
1105                 &max98095_left_speaker_mixer_controls[0],
1106                 ARRAY_SIZE(max98095_left_speaker_mixer_controls)),
1107
1108         SND_SOC_DAPM_MIXER("Right Speaker Mixer", SND_SOC_NOPM, 0, 0,
1109                 &max98095_right_speaker_mixer_controls[0],
1110                 ARRAY_SIZE(max98095_right_speaker_mixer_controls)),
1111
1112         SND_SOC_DAPM_MIXER("Receiver Mixer", SND_SOC_NOPM, 0, 0,
1113           &max98095_mono_rcv_mixer_controls[0],
1114                 ARRAY_SIZE(max98095_mono_rcv_mixer_controls)),
1115
1116         SND_SOC_DAPM_MIXER("Left Lineout Mixer", SND_SOC_NOPM, 0, 0,
1117                 &max98095_left_lineout_mixer_controls[0],
1118                 ARRAY_SIZE(max98095_left_lineout_mixer_controls)),
1119
1120         SND_SOC_DAPM_MIXER("Right Lineout Mixer", SND_SOC_NOPM, 0, 0,
1121                 &max98095_right_lineout_mixer_controls[0],
1122                 ARRAY_SIZE(max98095_right_lineout_mixer_controls)),
1123
1124         SND_SOC_DAPM_MIXER("Left ADC Mixer", SND_SOC_NOPM, 0, 0,
1125                 &max98095_left_ADC_mixer_controls[0],
1126                 ARRAY_SIZE(max98095_left_ADC_mixer_controls)),
1127
1128         SND_SOC_DAPM_MIXER("Right ADC Mixer", SND_SOC_NOPM, 0, 0,
1129                 &max98095_right_ADC_mixer_controls[0],
1130                 ARRAY_SIZE(max98095_right_ADC_mixer_controls)),
1131
1132         SND_SOC_DAPM_PGA_E("MIC1 Input", M98095_05F_LVL_MIC1,
1133                 5, 0, NULL, 0, max98095_mic_event,
1134                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1135
1136         SND_SOC_DAPM_PGA_E("MIC2 Input", M98095_060_LVL_MIC2,
1137                 5, 0, NULL, 0, max98095_mic_event,
1138                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1139
1140         SND_SOC_DAPM_PGA_E("IN1 Input", M98095_090_PWR_EN_IN,
1141                 7, 0, NULL, 0, max98095_pga_in1_event,
1142                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1143
1144         SND_SOC_DAPM_PGA_E("IN2 Input", M98095_090_PWR_EN_IN,
1145                 7, 0, NULL, 0, max98095_pga_in2_event,
1146                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1147
1148         SND_SOC_DAPM_MICBIAS("MICBIAS1", M98095_090_PWR_EN_IN, 2, 0),
1149         SND_SOC_DAPM_MICBIAS("MICBIAS2", M98095_090_PWR_EN_IN, 3, 0),
1150
1151         SND_SOC_DAPM_OUTPUT("HPL"),
1152         SND_SOC_DAPM_OUTPUT("HPR"),
1153         SND_SOC_DAPM_OUTPUT("SPKL"),
1154         SND_SOC_DAPM_OUTPUT("SPKR"),
1155         SND_SOC_DAPM_OUTPUT("RCV"),
1156         SND_SOC_DAPM_OUTPUT("OUT1"),
1157         SND_SOC_DAPM_OUTPUT("OUT2"),
1158         SND_SOC_DAPM_OUTPUT("OUT3"),
1159         SND_SOC_DAPM_OUTPUT("OUT4"),
1160
1161         SND_SOC_DAPM_INPUT("MIC1"),
1162         SND_SOC_DAPM_INPUT("MIC2"),
1163         SND_SOC_DAPM_INPUT("INA1"),
1164         SND_SOC_DAPM_INPUT("INA2"),
1165         SND_SOC_DAPM_INPUT("INB1"),
1166         SND_SOC_DAPM_INPUT("INB2"),
1167 };
1168
1169 static const struct snd_soc_dapm_route max98095_audio_map[] = {
1170         /* Left headphone output mixer */
1171         {"Left Headphone Mixer", "Left DAC1 Switch", "DACL1"},
1172         {"Left Headphone Mixer", "Right DAC1 Switch", "DACR1"},
1173         {"Left Headphone Mixer", "MIC1 Switch", "MIC1 Input"},
1174         {"Left Headphone Mixer", "MIC2 Switch", "MIC2 Input"},
1175         {"Left Headphone Mixer", "IN1 Switch", "IN1 Input"},
1176         {"Left Headphone Mixer", "IN2 Switch", "IN2 Input"},
1177
1178         /* Right headphone output mixer */
1179         {"Right Headphone Mixer", "Left DAC1 Switch", "DACL1"},
1180         {"Right Headphone Mixer", "Right DAC1 Switch", "DACR1"},
1181         {"Right Headphone Mixer", "MIC1 Switch", "MIC1 Input"},
1182         {"Right Headphone Mixer", "MIC2 Switch", "MIC2 Input"},
1183         {"Right Headphone Mixer", "IN1 Switch", "IN1 Input"},
1184         {"Right Headphone Mixer", "IN2 Switch", "IN2 Input"},
1185
1186         /* Left speaker output mixer */
1187         {"Left Speaker Mixer", "Left DAC1 Switch", "DACL1"},
1188         {"Left Speaker Mixer", "Right DAC1 Switch", "DACR1"},
1189         {"Left Speaker Mixer", "Mono DAC2 Switch", "DACM2"},
1190         {"Left Speaker Mixer", "Mono DAC3 Switch", "DACM3"},
1191         {"Left Speaker Mixer", "MIC1 Switch", "MIC1 Input"},
1192         {"Left Speaker Mixer", "MIC2 Switch", "MIC2 Input"},
1193         {"Left Speaker Mixer", "IN1 Switch", "IN1 Input"},
1194         {"Left Speaker Mixer", "IN2 Switch", "IN2 Input"},
1195
1196         /* Right speaker output mixer */
1197         {"Right Speaker Mixer", "Left DAC1 Switch", "DACL1"},
1198         {"Right Speaker Mixer", "Right DAC1 Switch", "DACR1"},
1199         {"Right Speaker Mixer", "Mono DAC2 Switch", "DACM2"},
1200         {"Right Speaker Mixer", "Mono DAC3 Switch", "DACM3"},
1201         {"Right Speaker Mixer", "MIC1 Switch", "MIC1 Input"},
1202         {"Right Speaker Mixer", "MIC2 Switch", "MIC2 Input"},
1203         {"Right Speaker Mixer", "IN1 Switch", "IN1 Input"},
1204         {"Right Speaker Mixer", "IN2 Switch", "IN2 Input"},
1205
1206         /* Earpiece/Receiver output mixer */
1207         {"Receiver Mixer", "Left DAC1 Switch", "DACL1"},
1208         {"Receiver Mixer", "Right DAC1 Switch", "DACR1"},
1209         {"Receiver Mixer", "MIC1 Switch", "MIC1 Input"},
1210         {"Receiver Mixer", "MIC2 Switch", "MIC2 Input"},
1211         {"Receiver Mixer", "IN1 Switch", "IN1 Input"},
1212         {"Receiver Mixer", "IN2 Switch", "IN2 Input"},
1213
1214         /* Left Lineout output mixer */
1215         {"Left Lineout Mixer", "Left DAC1 Switch", "DACL1"},
1216         {"Left Lineout Mixer", "Right DAC1 Switch", "DACR1"},
1217         {"Left Lineout Mixer", "MIC1 Switch", "MIC1 Input"},
1218         {"Left Lineout Mixer", "MIC2 Switch", "MIC2 Input"},
1219         {"Left Lineout Mixer", "IN1 Switch", "IN1 Input"},
1220         {"Left Lineout Mixer", "IN2 Switch", "IN2 Input"},
1221
1222         /* Right lineout output mixer */
1223         {"Right Lineout Mixer", "Left DAC1 Switch", "DACL1"},
1224         {"Right Lineout Mixer", "Right DAC1 Switch", "DACR1"},
1225         {"Right Lineout Mixer", "MIC1 Switch", "MIC1 Input"},
1226         {"Right Lineout Mixer", "MIC2 Switch", "MIC2 Input"},
1227         {"Right Lineout Mixer", "IN1 Switch", "IN1 Input"},
1228         {"Right Lineout Mixer", "IN2 Switch", "IN2 Input"},
1229
1230         {"HP Left Out", NULL, "Left Headphone Mixer"},
1231         {"HP Right Out", NULL, "Right Headphone Mixer"},
1232         {"SPK Left Out", NULL, "Left Speaker Mixer"},
1233         {"SPK Right Out", NULL, "Right Speaker Mixer"},
1234         {"RCV Mono Out", NULL, "Receiver Mixer"},
1235         {"LINE Left Out", NULL, "Left Lineout Mixer"},
1236         {"LINE Right Out", NULL, "Right Lineout Mixer"},
1237
1238         {"HPL", NULL, "HP Left Out"},
1239         {"HPR", NULL, "HP Right Out"},
1240         {"SPKL", NULL, "SPK Left Out"},
1241         {"SPKR", NULL, "SPK Right Out"},
1242         {"RCV", NULL, "RCV Mono Out"},
1243         {"OUT1", NULL, "LINE Left Out"},
1244         {"OUT2", NULL, "LINE Right Out"},
1245         {"OUT3", NULL, "LINE Left Out"},
1246         {"OUT4", NULL, "LINE Right Out"},
1247
1248         /* Left ADC input mixer */
1249         {"Left ADC Mixer", "MIC1 Switch", "MIC1 Input"},
1250         {"Left ADC Mixer", "MIC2 Switch", "MIC2 Input"},
1251         {"Left ADC Mixer", "IN1 Switch", "IN1 Input"},
1252         {"Left ADC Mixer", "IN2 Switch", "IN2 Input"},
1253
1254         /* Right ADC input mixer */
1255         {"Right ADC Mixer", "MIC1 Switch", "MIC1 Input"},
1256         {"Right ADC Mixer", "MIC2 Switch", "MIC2 Input"},
1257         {"Right ADC Mixer", "IN1 Switch", "IN1 Input"},
1258         {"Right ADC Mixer", "IN2 Switch", "IN2 Input"},
1259
1260         /* Inputs */
1261         {"ADCL", NULL, "Left ADC Mixer"},
1262         {"ADCR", NULL, "Right ADC Mixer"},
1263
1264         {"IN1 Input", NULL, "INA1"},
1265         {"IN2 Input", NULL, "INA2"},
1266
1267         {"MIC1 Input", NULL, "MIC1"},
1268         {"MIC2 Input", NULL, "MIC2"},
1269 };
1270
1271 /* codec mclk clock divider coefficients */
1272 static const struct {
1273         u32 rate;
1274         u8  sr;
1275 } rate_table[] = {
1276         {8000,  0x01},
1277         {11025, 0x02},
1278         {16000, 0x03},
1279         {22050, 0x04},
1280         {24000, 0x05},
1281         {32000, 0x06},
1282         {44100, 0x07},
1283         {48000, 0x08},
1284         {88200, 0x09},
1285         {96000, 0x0A},
1286 };
1287
1288 static int rate_value(int rate, u8 *value)
1289 {
1290         int i;
1291
1292         for (i = 0; i < ARRAY_SIZE(rate_table); i++) {
1293                 if (rate_table[i].rate >= rate) {
1294                         *value = rate_table[i].sr;
1295                         return 0;
1296                 }
1297         }
1298         *value = rate_table[0].sr;
1299         return -EINVAL;
1300 }
1301
1302 static int max98095_dai1_hw_params(struct snd_pcm_substream *substream,
1303                                    struct snd_pcm_hw_params *params,
1304                                    struct snd_soc_dai *dai)
1305 {
1306         struct snd_soc_codec *codec = dai->codec;
1307         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1308         struct max98095_cdata *cdata;
1309         unsigned long long ni;
1310         unsigned int rate;
1311         u8 regval;
1312
1313         cdata = &max98095->dai[0];
1314
1315         rate = params_rate(params);
1316
1317         switch (params_format(params)) {
1318         case SNDRV_PCM_FORMAT_S16_LE:
1319                 snd_soc_update_bits(codec, M98095_02A_DAI1_FORMAT,
1320                         M98095_DAI_WS, 0);
1321                 break;
1322         case SNDRV_PCM_FORMAT_S24_LE:
1323                 snd_soc_update_bits(codec, M98095_02A_DAI1_FORMAT,
1324                         M98095_DAI_WS, M98095_DAI_WS);
1325                 break;
1326         default:
1327                 return -EINVAL;
1328         }
1329
1330         if (rate_value(rate, &regval))
1331                 return -EINVAL;
1332
1333         snd_soc_update_bits(codec, M98095_027_DAI1_CLKMODE,
1334                 M98095_CLKMODE_MASK, regval);
1335         cdata->rate = rate;
1336
1337         /* Configure NI when operating as master */
1338         if (snd_soc_read(codec, M98095_02A_DAI1_FORMAT) & M98095_DAI_MAS) {
1339                 if (max98095->sysclk == 0) {
1340                         dev_err(codec->dev, "Invalid system clock frequency\n");
1341                         return -EINVAL;
1342                 }
1343                 ni = 65536ULL * (rate < 50000 ? 96ULL : 48ULL)
1344                                 * (unsigned long long int)rate;
1345                 do_div(ni, (unsigned long long int)max98095->sysclk);
1346                 snd_soc_write(codec, M98095_028_DAI1_CLKCFG_HI,
1347                         (ni >> 8) & 0x7F);
1348                 snd_soc_write(codec, M98095_029_DAI1_CLKCFG_LO,
1349                         ni & 0xFF);
1350         }
1351
1352         /* Update sample rate mode */
1353         if (rate < 50000)
1354                 snd_soc_update_bits(codec, M98095_02E_DAI1_FILTERS,
1355                         M98095_DAI_DHF, 0);
1356         else
1357                 snd_soc_update_bits(codec, M98095_02E_DAI1_FILTERS,
1358                         M98095_DAI_DHF, M98095_DAI_DHF);
1359
1360         return 0;
1361 }
1362
1363 static int max98095_dai2_hw_params(struct snd_pcm_substream *substream,
1364                                    struct snd_pcm_hw_params *params,
1365                                    struct snd_soc_dai *dai)
1366 {
1367         struct snd_soc_codec *codec = dai->codec;
1368         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1369         struct max98095_cdata *cdata;
1370         unsigned long long ni;
1371         unsigned int rate;
1372         u8 regval;
1373
1374         cdata = &max98095->dai[1];
1375
1376         rate = params_rate(params);
1377
1378         switch (params_format(params)) {
1379         case SNDRV_PCM_FORMAT_S16_LE:
1380                 snd_soc_update_bits(codec, M98095_034_DAI2_FORMAT,
1381                         M98095_DAI_WS, 0);
1382                 break;
1383         case SNDRV_PCM_FORMAT_S24_LE:
1384                 snd_soc_update_bits(codec, M98095_034_DAI2_FORMAT,
1385                         M98095_DAI_WS, M98095_DAI_WS);
1386                 break;
1387         default:
1388                 return -EINVAL;
1389         }
1390
1391         if (rate_value(rate, &regval))
1392                 return -EINVAL;
1393
1394         snd_soc_update_bits(codec, M98095_031_DAI2_CLKMODE,
1395                 M98095_CLKMODE_MASK, regval);
1396         cdata->rate = rate;
1397
1398         /* Configure NI when operating as master */
1399         if (snd_soc_read(codec, M98095_034_DAI2_FORMAT) & M98095_DAI_MAS) {
1400                 if (max98095->sysclk == 0) {
1401                         dev_err(codec->dev, "Invalid system clock frequency\n");
1402                         return -EINVAL;
1403                 }
1404                 ni = 65536ULL * (rate < 50000 ? 96ULL : 48ULL)
1405                                 * (unsigned long long int)rate;
1406                 do_div(ni, (unsigned long long int)max98095->sysclk);
1407                 snd_soc_write(codec, M98095_032_DAI2_CLKCFG_HI,
1408                         (ni >> 8) & 0x7F);
1409                 snd_soc_write(codec, M98095_033_DAI2_CLKCFG_LO,
1410                         ni & 0xFF);
1411         }
1412
1413         /* Update sample rate mode */
1414         if (rate < 50000)
1415                 snd_soc_update_bits(codec, M98095_038_DAI2_FILTERS,
1416                         M98095_DAI_DHF, 0);
1417         else
1418                 snd_soc_update_bits(codec, M98095_038_DAI2_FILTERS,
1419                         M98095_DAI_DHF, M98095_DAI_DHF);
1420
1421         return 0;
1422 }
1423
1424 static int max98095_dai3_hw_params(struct snd_pcm_substream *substream,
1425                                    struct snd_pcm_hw_params *params,
1426                                    struct snd_soc_dai *dai)
1427 {
1428         struct snd_soc_codec *codec = dai->codec;
1429         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1430         struct max98095_cdata *cdata;
1431         unsigned long long ni;
1432         unsigned int rate;
1433         u8 regval;
1434
1435         cdata = &max98095->dai[2];
1436
1437         rate = params_rate(params);
1438
1439         switch (params_format(params)) {
1440         case SNDRV_PCM_FORMAT_S16_LE:
1441                 snd_soc_update_bits(codec, M98095_03E_DAI3_FORMAT,
1442                         M98095_DAI_WS, 0);
1443                 break;
1444         case SNDRV_PCM_FORMAT_S24_LE:
1445                 snd_soc_update_bits(codec, M98095_03E_DAI3_FORMAT,
1446                         M98095_DAI_WS, M98095_DAI_WS);
1447                 break;
1448         default:
1449                 return -EINVAL;
1450         }
1451
1452         if (rate_value(rate, &regval))
1453                 return -EINVAL;
1454
1455         snd_soc_update_bits(codec, M98095_03B_DAI3_CLKMODE,
1456                 M98095_CLKMODE_MASK, regval);
1457         cdata->rate = rate;
1458
1459         /* Configure NI when operating as master */
1460         if (snd_soc_read(codec, M98095_03E_DAI3_FORMAT) & M98095_DAI_MAS) {
1461                 if (max98095->sysclk == 0) {
1462                         dev_err(codec->dev, "Invalid system clock frequency\n");
1463                         return -EINVAL;
1464                 }
1465                 ni = 65536ULL * (rate < 50000 ? 96ULL : 48ULL)
1466                                 * (unsigned long long int)rate;
1467                 do_div(ni, (unsigned long long int)max98095->sysclk);
1468                 snd_soc_write(codec, M98095_03C_DAI3_CLKCFG_HI,
1469                         (ni >> 8) & 0x7F);
1470                 snd_soc_write(codec, M98095_03D_DAI3_CLKCFG_LO,
1471                         ni & 0xFF);
1472         }
1473
1474         /* Update sample rate mode */
1475         if (rate < 50000)
1476                 snd_soc_update_bits(codec, M98095_042_DAI3_FILTERS,
1477                         M98095_DAI_DHF, 0);
1478         else
1479                 snd_soc_update_bits(codec, M98095_042_DAI3_FILTERS,
1480                         M98095_DAI_DHF, M98095_DAI_DHF);
1481
1482         return 0;
1483 }
1484
1485 static int max98095_dai_set_sysclk(struct snd_soc_dai *dai,
1486                                    int clk_id, unsigned int freq, int dir)
1487 {
1488         struct snd_soc_codec *codec = dai->codec;
1489         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1490
1491         /* Requested clock frequency is already setup */
1492         if (freq == max98095->sysclk)
1493                 return 0;
1494
1495         /* Setup clocks for slave mode, and using the PLL
1496          * PSCLK = 0x01 (when master clk is 10MHz to 20MHz)
1497          *         0x02 (when master clk is 20MHz to 40MHz)..
1498          *         0x03 (when master clk is 40MHz to 60MHz)..
1499          */
1500         if ((freq >= 10000000) && (freq < 20000000)) {
1501                 snd_soc_write(codec, M98095_026_SYS_CLK, 0x10);
1502         } else if ((freq >= 20000000) && (freq < 40000000)) {
1503                 snd_soc_write(codec, M98095_026_SYS_CLK, 0x20);
1504         } else if ((freq >= 40000000) && (freq < 60000000)) {
1505                 snd_soc_write(codec, M98095_026_SYS_CLK, 0x30);
1506         } else {
1507                 dev_err(codec->dev, "Invalid master clock frequency\n");
1508                 return -EINVAL;
1509         }
1510
1511         dev_dbg(dai->dev, "Clock source is %d at %uHz\n", clk_id, freq);
1512
1513         max98095->sysclk = freq;
1514         return 0;
1515 }
1516
1517 static int max98095_dai1_set_fmt(struct snd_soc_dai *codec_dai,
1518                                  unsigned int fmt)
1519 {
1520         struct snd_soc_codec *codec = codec_dai->codec;
1521         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1522         struct max98095_cdata *cdata;
1523         u8 regval = 0;
1524
1525         cdata = &max98095->dai[0];
1526
1527         if (fmt != cdata->fmt) {
1528                 cdata->fmt = fmt;
1529
1530                 switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
1531                 case SND_SOC_DAIFMT_CBS_CFS:
1532                         /* Slave mode PLL */
1533                         snd_soc_write(codec, M98095_028_DAI1_CLKCFG_HI,
1534                                 0x80);
1535                         snd_soc_write(codec, M98095_029_DAI1_CLKCFG_LO,
1536                                 0x00);
1537                         break;
1538                 case SND_SOC_DAIFMT_CBM_CFM:
1539                         /* Set to master mode */
1540                         regval |= M98095_DAI_MAS;
1541                         break;
1542                 case SND_SOC_DAIFMT_CBS_CFM:
1543                 case SND_SOC_DAIFMT_CBM_CFS:
1544                 default:
1545                         dev_err(codec->dev, "Clock mode unsupported");
1546                         return -EINVAL;
1547                 }
1548
1549                 switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1550                 case SND_SOC_DAIFMT_I2S:
1551                         regval |= M98095_DAI_DLY;
1552                         break;
1553                 case SND_SOC_DAIFMT_LEFT_J:
1554                         break;
1555                 default:
1556                         return -EINVAL;
1557                 }
1558
1559                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1560                 case SND_SOC_DAIFMT_NB_NF:
1561                         break;
1562                 case SND_SOC_DAIFMT_NB_IF:
1563                         regval |= M98095_DAI_WCI;
1564                         break;
1565                 case SND_SOC_DAIFMT_IB_NF:
1566                         regval |= M98095_DAI_BCI;
1567                         break;
1568                 case SND_SOC_DAIFMT_IB_IF:
1569                         regval |= M98095_DAI_BCI|M98095_DAI_WCI;
1570                         break;
1571                 default:
1572                         return -EINVAL;
1573                 }
1574
1575                 snd_soc_update_bits(codec, M98095_02A_DAI1_FORMAT,
1576                         M98095_DAI_MAS | M98095_DAI_DLY | M98095_DAI_BCI |
1577                         M98095_DAI_WCI, regval);
1578
1579                 snd_soc_write(codec, M98095_02B_DAI1_CLOCK, M98095_DAI_BSEL64);
1580         }
1581
1582         return 0;
1583 }
1584
1585 static int max98095_dai2_set_fmt(struct snd_soc_dai *codec_dai,
1586                                  unsigned int fmt)
1587 {
1588         struct snd_soc_codec *codec = codec_dai->codec;
1589         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1590         struct max98095_cdata *cdata;
1591         u8 regval = 0;
1592
1593         cdata = &max98095->dai[1];
1594
1595         if (fmt != cdata->fmt) {
1596                 cdata->fmt = fmt;
1597
1598                 switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
1599                 case SND_SOC_DAIFMT_CBS_CFS:
1600                         /* Slave mode PLL */
1601                         snd_soc_write(codec, M98095_032_DAI2_CLKCFG_HI,
1602                                 0x80);
1603                         snd_soc_write(codec, M98095_033_DAI2_CLKCFG_LO,
1604                                 0x00);
1605                         break;
1606                 case SND_SOC_DAIFMT_CBM_CFM:
1607                         /* Set to master mode */
1608                         regval |= M98095_DAI_MAS;
1609                         break;
1610                 case SND_SOC_DAIFMT_CBS_CFM:
1611                 case SND_SOC_DAIFMT_CBM_CFS:
1612                 default:
1613                         dev_err(codec->dev, "Clock mode unsupported");
1614                         return -EINVAL;
1615                 }
1616
1617                 switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1618                 case SND_SOC_DAIFMT_I2S:
1619                         regval |= M98095_DAI_DLY;
1620                         break;
1621                 case SND_SOC_DAIFMT_LEFT_J:
1622                         break;
1623                 default:
1624                         return -EINVAL;
1625                 }
1626
1627                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1628                 case SND_SOC_DAIFMT_NB_NF:
1629                         break;
1630                 case SND_SOC_DAIFMT_NB_IF:
1631                         regval |= M98095_DAI_WCI;
1632                         break;
1633                 case SND_SOC_DAIFMT_IB_NF:
1634                         regval |= M98095_DAI_BCI;
1635                         break;
1636                 case SND_SOC_DAIFMT_IB_IF:
1637                         regval |= M98095_DAI_BCI|M98095_DAI_WCI;
1638                         break;
1639                 default:
1640                         return -EINVAL;
1641                 }
1642
1643                 snd_soc_update_bits(codec, M98095_034_DAI2_FORMAT,
1644                         M98095_DAI_MAS | M98095_DAI_DLY | M98095_DAI_BCI |
1645                         M98095_DAI_WCI, regval);
1646
1647                 snd_soc_write(codec, M98095_035_DAI2_CLOCK,
1648                         M98095_DAI_BSEL64);
1649         }
1650
1651         return 0;
1652 }
1653
1654 static int max98095_dai3_set_fmt(struct snd_soc_dai *codec_dai,
1655                                  unsigned int fmt)
1656 {
1657         struct snd_soc_codec *codec = codec_dai->codec;
1658         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1659         struct max98095_cdata *cdata;
1660         u8 regval = 0;
1661
1662         cdata = &max98095->dai[2];
1663
1664         if (fmt != cdata->fmt) {
1665                 cdata->fmt = fmt;
1666
1667                 switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
1668                 case SND_SOC_DAIFMT_CBS_CFS:
1669                         /* Slave mode PLL */
1670                         snd_soc_write(codec, M98095_03C_DAI3_CLKCFG_HI,
1671                                 0x80);
1672                         snd_soc_write(codec, M98095_03D_DAI3_CLKCFG_LO,
1673                                 0x00);
1674                         break;
1675                 case SND_SOC_DAIFMT_CBM_CFM:
1676                         /* Set to master mode */
1677                         regval |= M98095_DAI_MAS;
1678                         break;
1679                 case SND_SOC_DAIFMT_CBS_CFM:
1680                 case SND_SOC_DAIFMT_CBM_CFS:
1681                 default:
1682                         dev_err(codec->dev, "Clock mode unsupported");
1683                         return -EINVAL;
1684                 }
1685
1686                 switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1687                 case SND_SOC_DAIFMT_I2S:
1688                         regval |= M98095_DAI_DLY;
1689                         break;
1690                 case SND_SOC_DAIFMT_LEFT_J:
1691                         break;
1692                 default:
1693                         return -EINVAL;
1694                 }
1695
1696                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1697                 case SND_SOC_DAIFMT_NB_NF:
1698                         break;
1699                 case SND_SOC_DAIFMT_NB_IF:
1700                         regval |= M98095_DAI_WCI;
1701                         break;
1702                 case SND_SOC_DAIFMT_IB_NF:
1703                         regval |= M98095_DAI_BCI;
1704                         break;
1705                 case SND_SOC_DAIFMT_IB_IF:
1706                         regval |= M98095_DAI_BCI|M98095_DAI_WCI;
1707                         break;
1708                 default:
1709                         return -EINVAL;
1710                 }
1711
1712                 snd_soc_update_bits(codec, M98095_03E_DAI3_FORMAT,
1713                         M98095_DAI_MAS | M98095_DAI_DLY | M98095_DAI_BCI |
1714                         M98095_DAI_WCI, regval);
1715
1716                 snd_soc_write(codec, M98095_03F_DAI3_CLOCK,
1717                         M98095_DAI_BSEL64);
1718         }
1719
1720         return 0;
1721 }
1722
1723 static int max98095_set_bias_level(struct snd_soc_codec *codec,
1724                                    enum snd_soc_bias_level level)
1725 {
1726         int ret;
1727
1728         switch (level) {
1729         case SND_SOC_BIAS_ON:
1730                 break;
1731
1732         case SND_SOC_BIAS_PREPARE:
1733                 break;
1734
1735         case SND_SOC_BIAS_STANDBY:
1736                 if (codec->dapm.bias_level == SND_SOC_BIAS_OFF) {
1737                         ret = snd_soc_cache_sync(codec);
1738
1739                         if (ret != 0) {
1740                                 dev_err(codec->dev, "Failed to sync cache: %d\n", ret);
1741                                 return ret;
1742                         }
1743                 }
1744
1745                 snd_soc_update_bits(codec, M98095_090_PWR_EN_IN,
1746                                 M98095_MBEN, M98095_MBEN);
1747                 break;
1748
1749         case SND_SOC_BIAS_OFF:
1750                 snd_soc_update_bits(codec, M98095_090_PWR_EN_IN,
1751                                 M98095_MBEN, 0);
1752                 codec->cache_sync = 1;
1753                 break;
1754         }
1755         codec->dapm.bias_level = level;
1756         return 0;
1757 }
1758
1759 #define MAX98095_RATES SNDRV_PCM_RATE_8000_96000
1760 #define MAX98095_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S24_LE)
1761
1762 static const struct snd_soc_dai_ops max98095_dai1_ops = {
1763         .set_sysclk = max98095_dai_set_sysclk,
1764         .set_fmt = max98095_dai1_set_fmt,
1765         .hw_params = max98095_dai1_hw_params,
1766 };
1767
1768 static const struct snd_soc_dai_ops max98095_dai2_ops = {
1769         .set_sysclk = max98095_dai_set_sysclk,
1770         .set_fmt = max98095_dai2_set_fmt,
1771         .hw_params = max98095_dai2_hw_params,
1772 };
1773
1774 static const struct snd_soc_dai_ops max98095_dai3_ops = {
1775         .set_sysclk = max98095_dai_set_sysclk,
1776         .set_fmt = max98095_dai3_set_fmt,
1777         .hw_params = max98095_dai3_hw_params,
1778 };
1779
1780 static struct snd_soc_dai_driver max98095_dai[] = {
1781 {
1782         .name = "HiFi",
1783         .playback = {
1784                 .stream_name = "HiFi Playback",
1785                 .channels_min = 1,
1786                 .channels_max = 2,
1787                 .rates = MAX98095_RATES,
1788                 .formats = MAX98095_FORMATS,
1789         },
1790         .capture = {
1791                 .stream_name = "HiFi Capture",
1792                 .channels_min = 1,
1793                 .channels_max = 2,
1794                 .rates = MAX98095_RATES,
1795                 .formats = MAX98095_FORMATS,
1796         },
1797          .ops = &max98095_dai1_ops,
1798 },
1799 {
1800         .name = "Aux",
1801         .playback = {
1802                 .stream_name = "Aux Playback",
1803                 .channels_min = 1,
1804                 .channels_max = 1,
1805                 .rates = MAX98095_RATES,
1806                 .formats = MAX98095_FORMATS,
1807         },
1808         .ops = &max98095_dai2_ops,
1809 },
1810 {
1811         .name = "Voice",
1812         .playback = {
1813                 .stream_name = "Voice Playback",
1814                 .channels_min = 1,
1815                 .channels_max = 1,
1816                 .rates = MAX98095_RATES,
1817                 .formats = MAX98095_FORMATS,
1818         },
1819         .ops = &max98095_dai3_ops,
1820 }
1821
1822 };
1823
1824 static int max98095_get_eq_channel(const char *name)
1825 {
1826         if (strcmp(name, "EQ1 Mode") == 0)
1827                 return 0;
1828         if (strcmp(name, "EQ2 Mode") == 0)
1829                 return 1;
1830         return -EINVAL;
1831 }
1832
1833 static int max98095_put_eq_enum(struct snd_kcontrol *kcontrol,
1834                                  struct snd_ctl_elem_value *ucontrol)
1835 {
1836         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
1837         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1838         struct max98095_pdata *pdata = max98095->pdata;
1839         int channel = max98095_get_eq_channel(kcontrol->id.name);
1840         struct max98095_cdata *cdata;
1841         int sel = ucontrol->value.integer.value[0];
1842         struct max98095_eq_cfg *coef_set;
1843         int fs, best, best_val, i;
1844         int regmask, regsave;
1845
1846         BUG_ON(channel > 1);
1847
1848         if (!pdata || !max98095->eq_textcnt)
1849                 return 0;
1850
1851         if (sel >= pdata->eq_cfgcnt)
1852                 return -EINVAL;
1853
1854         cdata = &max98095->dai[channel];
1855         cdata->eq_sel = sel;
1856         fs = cdata->rate;
1857
1858         /* Find the selected configuration with nearest sample rate */
1859         best = 0;
1860         best_val = INT_MAX;
1861         for (i = 0; i < pdata->eq_cfgcnt; i++) {
1862                 if (strcmp(pdata->eq_cfg[i].name, max98095->eq_texts[sel]) == 0 &&
1863                         abs(pdata->eq_cfg[i].rate - fs) < best_val) {
1864                         best = i;
1865                         best_val = abs(pdata->eq_cfg[i].rate - fs);
1866                 }
1867         }
1868
1869         dev_dbg(codec->dev, "Selected %s/%dHz for %dHz sample rate\n",
1870                 pdata->eq_cfg[best].name,
1871                 pdata->eq_cfg[best].rate, fs);
1872
1873         coef_set = &pdata->eq_cfg[best];
1874
1875         regmask = (channel == 0) ? M98095_EQ1EN : M98095_EQ2EN;
1876
1877         /* Disable filter while configuring, and save current on/off state */
1878         regsave = snd_soc_read(codec, M98095_088_CFG_LEVEL);
1879         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, 0);
1880
1881         mutex_lock(&codec->mutex);
1882         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, M98095_SEG);
1883         m98095_eq_band(codec, channel, 0, coef_set->band1);
1884         m98095_eq_band(codec, channel, 1, coef_set->band2);
1885         m98095_eq_band(codec, channel, 2, coef_set->band3);
1886         m98095_eq_band(codec, channel, 3, coef_set->band4);
1887         m98095_eq_band(codec, channel, 4, coef_set->band5);
1888         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, 0);
1889         mutex_unlock(&codec->mutex);
1890
1891         /* Restore the original on/off state */
1892         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, regsave);
1893         return 0;
1894 }
1895
1896 static int max98095_get_eq_enum(struct snd_kcontrol *kcontrol,
1897                                  struct snd_ctl_elem_value *ucontrol)
1898 {
1899         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
1900         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1901         int channel = max98095_get_eq_channel(kcontrol->id.name);
1902         struct max98095_cdata *cdata;
1903
1904         cdata = &max98095->dai[channel];
1905         ucontrol->value.enumerated.item[0] = cdata->eq_sel;
1906
1907         return 0;
1908 }
1909
1910 static void max98095_handle_eq_pdata(struct snd_soc_codec *codec)
1911 {
1912         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1913         struct max98095_pdata *pdata = max98095->pdata;
1914         struct max98095_eq_cfg *cfg;
1915         unsigned int cfgcnt;
1916         int i, j;
1917         const char **t;
1918         int ret;
1919
1920         struct snd_kcontrol_new controls[] = {
1921                 SOC_ENUM_EXT("EQ1 Mode",
1922                         max98095->eq_enum,
1923                         max98095_get_eq_enum,
1924                         max98095_put_eq_enum),
1925                 SOC_ENUM_EXT("EQ2 Mode",
1926                         max98095->eq_enum,
1927                         max98095_get_eq_enum,
1928                         max98095_put_eq_enum),
1929         };
1930
1931         cfg = pdata->eq_cfg;
1932         cfgcnt = pdata->eq_cfgcnt;
1933
1934         /* Setup an array of texts for the equalizer enum.
1935          * This is based on Mark Brown's equalizer driver code.
1936          */
1937         max98095->eq_textcnt = 0;
1938         max98095->eq_texts = NULL;
1939         for (i = 0; i < cfgcnt; i++) {
1940                 for (j = 0; j < max98095->eq_textcnt; j++) {
1941                         if (strcmp(cfg[i].name, max98095->eq_texts[j]) == 0)
1942                                 break;
1943                 }
1944
1945                 if (j != max98095->eq_textcnt)
1946                         continue;
1947
1948                 /* Expand the array */
1949                 t = krealloc(max98095->eq_texts,
1950                              sizeof(char *) * (max98095->eq_textcnt + 1),
1951                              GFP_KERNEL);
1952                 if (t == NULL)
1953                         continue;
1954
1955                 /* Store the new entry */
1956                 t[max98095->eq_textcnt] = cfg[i].name;
1957                 max98095->eq_textcnt++;
1958                 max98095->eq_texts = t;
1959         }
1960
1961         /* Now point the soc_enum to .texts array items */
1962         max98095->eq_enum.texts = max98095->eq_texts;
1963         max98095->eq_enum.max = max98095->eq_textcnt;
1964
1965         ret = snd_soc_add_codec_controls(codec, controls, ARRAY_SIZE(controls));
1966         if (ret != 0)
1967                 dev_err(codec->dev, "Failed to add EQ control: %d\n", ret);
1968 }
1969
1970 static const char *bq_mode_name[] = {"Biquad1 Mode", "Biquad2 Mode"};
1971
1972 static int max98095_get_bq_channel(struct snd_soc_codec *codec,
1973                                    const char *name)
1974 {
1975         int i;
1976
1977         for (i = 0; i < ARRAY_SIZE(bq_mode_name); i++)
1978                 if (strcmp(name, bq_mode_name[i]) == 0)
1979                         return i;
1980
1981         /* Shouldn't happen */
1982         dev_err(codec->dev, "Bad biquad channel name '%s'\n", name);
1983         return -EINVAL;
1984 }
1985
1986 static int max98095_put_bq_enum(struct snd_kcontrol *kcontrol,
1987                                  struct snd_ctl_elem_value *ucontrol)
1988 {
1989         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
1990         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1991         struct max98095_pdata *pdata = max98095->pdata;
1992         int channel = max98095_get_bq_channel(codec, kcontrol->id.name);
1993         struct max98095_cdata *cdata;
1994         int sel = ucontrol->value.integer.value[0];
1995         struct max98095_biquad_cfg *coef_set;
1996         int fs, best, best_val, i;
1997         int regmask, regsave;
1998
1999         if (channel < 0)
2000                 return channel;
2001
2002         if (!pdata || !max98095->bq_textcnt)
2003                 return 0;
2004
2005         if (sel >= pdata->bq_cfgcnt)
2006                 return -EINVAL;
2007
2008         cdata = &max98095->dai[channel];
2009         cdata->bq_sel = sel;
2010         fs = cdata->rate;
2011
2012         /* Find the selected configuration with nearest sample rate */
2013         best = 0;
2014         best_val = INT_MAX;
2015         for (i = 0; i < pdata->bq_cfgcnt; i++) {
2016                 if (strcmp(pdata->bq_cfg[i].name, max98095->bq_texts[sel]) == 0 &&
2017                         abs(pdata->bq_cfg[i].rate - fs) < best_val) {
2018                         best = i;
2019                         best_val = abs(pdata->bq_cfg[i].rate - fs);
2020                 }
2021         }
2022
2023         dev_dbg(codec->dev, "Selected %s/%dHz for %dHz sample rate\n",
2024                 pdata->bq_cfg[best].name,
2025                 pdata->bq_cfg[best].rate, fs);
2026
2027         coef_set = &pdata->bq_cfg[best];
2028
2029         regmask = (channel == 0) ? M98095_BQ1EN : M98095_BQ2EN;
2030
2031         /* Disable filter while configuring, and save current on/off state */
2032         regsave = snd_soc_read(codec, M98095_088_CFG_LEVEL);
2033         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, 0);
2034
2035         mutex_lock(&codec->mutex);
2036         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, M98095_SEG);
2037         m98095_biquad_band(codec, channel, 0, coef_set->band1);
2038         m98095_biquad_band(codec, channel, 1, coef_set->band2);
2039         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, 0);
2040         mutex_unlock(&codec->mutex);
2041
2042         /* Restore the original on/off state */
2043         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, regsave);
2044         return 0;
2045 }
2046
2047 static int max98095_get_bq_enum(struct snd_kcontrol *kcontrol,
2048                                  struct snd_ctl_elem_value *ucontrol)
2049 {
2050         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2051         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2052         int channel = max98095_get_bq_channel(codec, kcontrol->id.name);
2053         struct max98095_cdata *cdata;
2054
2055         if (channel < 0)
2056                 return channel;
2057
2058         cdata = &max98095->dai[channel];
2059         ucontrol->value.enumerated.item[0] = cdata->bq_sel;
2060
2061         return 0;
2062 }
2063
2064 static void max98095_handle_bq_pdata(struct snd_soc_codec *codec)
2065 {
2066         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2067         struct max98095_pdata *pdata = max98095->pdata;
2068         struct max98095_biquad_cfg *cfg;
2069         unsigned int cfgcnt;
2070         int i, j;
2071         const char **t;
2072         int ret;
2073
2074         struct snd_kcontrol_new controls[] = {
2075                 SOC_ENUM_EXT((char *)bq_mode_name[0],
2076                         max98095->bq_enum,
2077                         max98095_get_bq_enum,
2078                         max98095_put_bq_enum),
2079                 SOC_ENUM_EXT((char *)bq_mode_name[1],
2080                         max98095->bq_enum,
2081                         max98095_get_bq_enum,
2082                         max98095_put_bq_enum),
2083         };
2084         BUILD_BUG_ON(ARRAY_SIZE(controls) != ARRAY_SIZE(bq_mode_name));
2085
2086         cfg = pdata->bq_cfg;
2087         cfgcnt = pdata->bq_cfgcnt;
2088
2089         /* Setup an array of texts for the biquad enum.
2090          * This is based on Mark Brown's equalizer driver code.
2091          */
2092         max98095->bq_textcnt = 0;
2093         max98095->bq_texts = NULL;
2094         for (i = 0; i < cfgcnt; i++) {
2095                 for (j = 0; j < max98095->bq_textcnt; j++) {
2096                         if (strcmp(cfg[i].name, max98095->bq_texts[j]) == 0)
2097                                 break;
2098                 }
2099
2100                 if (j != max98095->bq_textcnt)
2101                         continue;
2102
2103                 /* Expand the array */
2104                 t = krealloc(max98095->bq_texts,
2105                              sizeof(char *) * (max98095->bq_textcnt + 1),
2106                              GFP_KERNEL);
2107                 if (t == NULL)
2108                         continue;
2109
2110                 /* Store the new entry */
2111                 t[max98095->bq_textcnt] = cfg[i].name;
2112                 max98095->bq_textcnt++;
2113                 max98095->bq_texts = t;
2114         }
2115
2116         /* Now point the soc_enum to .texts array items */
2117         max98095->bq_enum.texts = max98095->bq_texts;
2118         max98095->bq_enum.max = max98095->bq_textcnt;
2119
2120         ret = snd_soc_add_codec_controls(codec, controls, ARRAY_SIZE(controls));
2121         if (ret != 0)
2122                 dev_err(codec->dev, "Failed to add Biquad control: %d\n", ret);
2123 }
2124
2125 static void max98095_handle_pdata(struct snd_soc_codec *codec)
2126 {
2127         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2128         struct max98095_pdata *pdata = max98095->pdata;
2129         u8 regval = 0;
2130
2131         if (!pdata) {
2132                 dev_dbg(codec->dev, "No platform data\n");
2133                 return;
2134         }
2135
2136         /* Configure mic for analog/digital mic mode */
2137         if (pdata->digmic_left_mode)
2138                 regval |= M98095_DIGMIC_L;
2139
2140         if (pdata->digmic_right_mode)
2141                 regval |= M98095_DIGMIC_R;
2142
2143         snd_soc_write(codec, M98095_087_CFG_MIC, regval);
2144
2145         /* Configure equalizers */
2146         if (pdata->eq_cfgcnt)
2147                 max98095_handle_eq_pdata(codec);
2148
2149         /* Configure bi-quad filters */
2150         if (pdata->bq_cfgcnt)
2151                 max98095_handle_bq_pdata(codec);
2152 }
2153
2154 static irqreturn_t max98095_report_jack(int irq, void *data)
2155 {
2156         struct snd_soc_codec *codec = data;
2157         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2158         unsigned int value;
2159         int hp_report = 0;
2160         int mic_report = 0;
2161
2162         /* Read the Jack Status Register */
2163         value = snd_soc_read(codec, M98095_007_JACK_AUTO_STS);
2164
2165         /* If ddone is not set, then detection isn't finished yet */
2166         if ((value & M98095_DDONE) == 0)
2167                 return IRQ_NONE;
2168
2169         /* if hp, check its bit, and if set, clear it */
2170         if ((value & M98095_HP_IN || value & M98095_LO_IN) &&
2171                 max98095->headphone_jack)
2172                 hp_report |= SND_JACK_HEADPHONE;
2173
2174         /* if mic, check its bit, and if set, clear it */
2175         if ((value & M98095_MIC_IN) && max98095->mic_jack)
2176                 mic_report |= SND_JACK_MICROPHONE;
2177
2178         if (max98095->headphone_jack == max98095->mic_jack) {
2179                 snd_soc_jack_report(max98095->headphone_jack,
2180                                         hp_report | mic_report,
2181                                         SND_JACK_HEADSET);
2182         } else {
2183                 if (max98095->headphone_jack)
2184                         snd_soc_jack_report(max98095->headphone_jack,
2185                                         hp_report, SND_JACK_HEADPHONE);
2186                 if (max98095->mic_jack)
2187                         snd_soc_jack_report(max98095->mic_jack,
2188                                         mic_report, SND_JACK_MICROPHONE);
2189         }
2190
2191         return IRQ_HANDLED;
2192 }
2193
2194 static int max98095_jack_detect_enable(struct snd_soc_codec *codec)
2195 {
2196         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2197         int ret = 0;
2198         int detect_enable = M98095_JDEN;
2199         unsigned int slew = M98095_DEFAULT_SLEW_DELAY;
2200
2201         if (max98095->pdata->jack_detect_pin5en)
2202                 detect_enable |= M98095_PIN5EN;
2203
2204         if (max98095->pdata->jack_detect_delay)
2205                 slew = max98095->pdata->jack_detect_delay;
2206
2207         ret = snd_soc_write(codec, M98095_08E_JACK_DC_SLEW, slew);
2208         if (ret < 0) {
2209                 dev_err(codec->dev, "Failed to cfg auto detect %d\n", ret);
2210                 return ret;
2211         }
2212
2213         /* configure auto detection to be enabled */
2214         ret = snd_soc_write(codec, M98095_089_JACK_DET_AUTO, detect_enable);
2215         if (ret < 0) {
2216                 dev_err(codec->dev, "Failed to cfg auto detect %d\n", ret);
2217                 return ret;
2218         }
2219
2220         return ret;
2221 }
2222
2223 static int max98095_jack_detect_disable(struct snd_soc_codec *codec)
2224 {
2225         int ret = 0;
2226
2227         /* configure auto detection to be disabled */
2228         ret = snd_soc_write(codec, M98095_089_JACK_DET_AUTO, 0x0);
2229         if (ret < 0) {
2230                 dev_err(codec->dev, "Failed to cfg auto detect %d\n", ret);
2231                 return ret;
2232         }
2233
2234         return ret;
2235 }
2236
2237 int max98095_jack_detect(struct snd_soc_codec *codec,
2238         struct snd_soc_jack *hp_jack, struct snd_soc_jack *mic_jack)
2239 {
2240         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2241         struct i2c_client *client = to_i2c_client(codec->dev);
2242         int ret = 0;
2243
2244         max98095->headphone_jack = hp_jack;
2245         max98095->mic_jack = mic_jack;
2246
2247         /* only progress if we have at least 1 jack pointer */
2248         if (!hp_jack && !mic_jack)
2249                 return -EINVAL;
2250
2251         max98095_jack_detect_enable(codec);
2252
2253         /* enable interrupts for headphone jack detection */
2254         ret = snd_soc_update_bits(codec, M98095_013_JACK_INT_EN,
2255                 M98095_IDDONE, M98095_IDDONE);
2256         if (ret < 0) {
2257                 dev_err(codec->dev, "Failed to cfg jack irqs %d\n", ret);
2258                 return ret;
2259         }
2260
2261         max98095_report_jack(client->irq, codec);
2262         return 0;
2263 }
2264 EXPORT_SYMBOL_GPL(max98095_jack_detect);
2265
2266 #ifdef CONFIG_PM
2267 static int max98095_suspend(struct snd_soc_codec *codec)
2268 {
2269         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2270
2271         if (max98095->headphone_jack || max98095->mic_jack)
2272                 max98095_jack_detect_disable(codec);
2273
2274         max98095_set_bias_level(codec, SND_SOC_BIAS_OFF);
2275
2276         return 0;
2277 }
2278
2279 static int max98095_resume(struct snd_soc_codec *codec)
2280 {
2281         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2282         struct i2c_client *client = to_i2c_client(codec->dev);
2283
2284         max98095_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
2285
2286         if (max98095->headphone_jack || max98095->mic_jack) {
2287                 max98095_jack_detect_enable(codec);
2288                 max98095_report_jack(client->irq, codec);
2289         }
2290
2291         return 0;
2292 }
2293 #else
2294 #define max98095_suspend NULL
2295 #define max98095_resume NULL
2296 #endif
2297
2298 static int max98095_reset(struct snd_soc_codec *codec)
2299 {
2300         int i, ret;
2301
2302         /* Gracefully reset the DSP core and the codec hardware
2303          * in a proper sequence */
2304         ret = snd_soc_write(codec, M98095_00F_HOST_CFG, 0);
2305         if (ret < 0) {
2306                 dev_err(codec->dev, "Failed to reset DSP: %d\n", ret);
2307                 return ret;
2308         }
2309
2310         ret = snd_soc_write(codec, M98095_097_PWR_SYS, 0);
2311         if (ret < 0) {
2312                 dev_err(codec->dev, "Failed to reset codec: %d\n", ret);
2313                 return ret;
2314         }
2315
2316         /* Reset to hardware default for registers, as there is not
2317          * a soft reset hardware control register */
2318         for (i = M98095_010_HOST_INT_CFG; i < M98095_REG_MAX_CACHED; i++) {
2319                 ret = snd_soc_write(codec, i, max98095_reg_def[i]);
2320                 if (ret < 0) {
2321                         dev_err(codec->dev, "Failed to reset: %d\n", ret);
2322                         return ret;
2323                 }
2324         }
2325
2326         return ret;
2327 }
2328
2329 static int max98095_probe(struct snd_soc_codec *codec)
2330 {
2331         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2332         struct max98095_cdata *cdata;
2333         struct i2c_client *client;
2334         int ret = 0;
2335
2336         ret = snd_soc_codec_set_cache_io(codec, 8, 8, SND_SOC_I2C);
2337         if (ret != 0) {
2338                 dev_err(codec->dev, "Failed to set cache I/O: %d\n", ret);
2339                 return ret;
2340         }
2341
2342         /* reset the codec, the DSP core, and disable all interrupts */
2343         max98095_reset(codec);
2344
2345         client = to_i2c_client(codec->dev);
2346
2347         /* initialize private data */
2348
2349         max98095->sysclk = (unsigned)-1;
2350         max98095->eq_textcnt = 0;
2351         max98095->bq_textcnt = 0;
2352
2353         cdata = &max98095->dai[0];
2354         cdata->rate = (unsigned)-1;
2355         cdata->fmt  = (unsigned)-1;
2356         cdata->eq_sel = 0;
2357         cdata->bq_sel = 0;
2358
2359         cdata = &max98095->dai[1];
2360         cdata->rate = (unsigned)-1;
2361         cdata->fmt  = (unsigned)-1;
2362         cdata->eq_sel = 0;
2363         cdata->bq_sel = 0;
2364
2365         cdata = &max98095->dai[2];
2366         cdata->rate = (unsigned)-1;
2367         cdata->fmt  = (unsigned)-1;
2368         cdata->eq_sel = 0;
2369         cdata->bq_sel = 0;
2370
2371         max98095->lin_state = 0;
2372         max98095->mic1pre = 0;
2373         max98095->mic2pre = 0;
2374
2375         if (client->irq) {
2376                 /* register an audio interrupt */
2377                 ret = request_threaded_irq(client->irq, NULL,
2378                         max98095_report_jack,
2379                         IRQF_TRIGGER_FALLING | IRQF_TRIGGER_RISING,
2380                         "max98095", codec);
2381                 if (ret) {
2382                         dev_err(codec->dev, "Failed to request IRQ: %d\n", ret);
2383                         goto err_access;
2384                 }
2385         }
2386
2387         ret = snd_soc_read(codec, M98095_0FF_REV_ID);
2388         if (ret < 0) {
2389                 dev_err(codec->dev, "Failure reading hardware revision: %d\n",
2390                         ret);
2391                 goto err_irq;
2392         }
2393         dev_info(codec->dev, "Hardware revision: %c\n", ret - 0x40 + 'A');
2394
2395         snd_soc_write(codec, M98095_097_PWR_SYS, M98095_PWRSV);
2396
2397         /* initialize registers cache to hardware default */
2398         max98095_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
2399
2400         snd_soc_write(codec, M98095_048_MIX_DAC_LR,
2401                 M98095_DAI1L_TO_DACL|M98095_DAI1R_TO_DACR);
2402
2403         snd_soc_write(codec, M98095_049_MIX_DAC_M,
2404                 M98095_DAI2M_TO_DACM|M98095_DAI3M_TO_DACM);
2405
2406         snd_soc_write(codec, M98095_092_PWR_EN_OUT, M98095_SPK_SPREADSPECTRUM);
2407         snd_soc_write(codec, M98095_045_CFG_DSP, M98095_DSPNORMAL);
2408         snd_soc_write(codec, M98095_04E_CFG_HP, M98095_HPNORMAL);
2409
2410         snd_soc_write(codec, M98095_02C_DAI1_IOCFG,
2411                 M98095_S1NORMAL|M98095_SDATA);
2412
2413         snd_soc_write(codec, M98095_036_DAI2_IOCFG,
2414                 M98095_S2NORMAL|M98095_SDATA);
2415
2416         snd_soc_write(codec, M98095_040_DAI3_IOCFG,
2417                 M98095_S3NORMAL|M98095_SDATA);
2418
2419         max98095_handle_pdata(codec);
2420
2421         /* take the codec out of the shut down */
2422         snd_soc_update_bits(codec, M98095_097_PWR_SYS, M98095_SHDNRUN,
2423                 M98095_SHDNRUN);
2424
2425         return 0;
2426
2427 err_irq:
2428         if (client->irq)
2429                 free_irq(client->irq, codec);
2430 err_access:
2431         return ret;
2432 }
2433
2434 static int max98095_remove(struct snd_soc_codec *codec)
2435 {
2436         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2437         struct i2c_client *client = to_i2c_client(codec->dev);
2438
2439         max98095_set_bias_level(codec, SND_SOC_BIAS_OFF);
2440
2441         if (max98095->headphone_jack || max98095->mic_jack)
2442                 max98095_jack_detect_disable(codec);
2443
2444         if (client->irq)
2445                 free_irq(client->irq, codec);
2446
2447         return 0;
2448 }
2449
2450 static struct snd_soc_codec_driver soc_codec_dev_max98095 = {
2451         .probe   = max98095_probe,
2452         .remove  = max98095_remove,
2453         .suspend = max98095_suspend,
2454         .resume  = max98095_resume,
2455         .set_bias_level = max98095_set_bias_level,
2456         .controls = max98095_snd_controls,
2457         .num_controls = ARRAY_SIZE(max98095_snd_controls),
2458         .reg_cache_size = ARRAY_SIZE(max98095_reg_def),
2459         .reg_word_size = sizeof(u8),
2460         .reg_cache_default = max98095_reg_def,
2461         .readable_register = max98095_readable,
2462         .volatile_register = max98095_volatile,
2463         .dapm_widgets     = max98095_dapm_widgets,
2464         .num_dapm_widgets = ARRAY_SIZE(max98095_dapm_widgets),
2465         .dapm_routes     = max98095_audio_map,
2466         .num_dapm_routes = ARRAY_SIZE(max98095_audio_map),
2467 };
2468
2469 static int max98095_i2c_probe(struct i2c_client *i2c,
2470                              const struct i2c_device_id *id)
2471 {
2472         struct max98095_priv *max98095;
2473         int ret;
2474
2475         max98095 = devm_kzalloc(&i2c->dev, sizeof(struct max98095_priv),
2476                                 GFP_KERNEL);
2477         if (max98095 == NULL)
2478                 return -ENOMEM;
2479
2480         max98095->devtype = id->driver_data;
2481         i2c_set_clientdata(i2c, max98095);
2482         max98095->pdata = i2c->dev.platform_data;
2483
2484         ret = snd_soc_register_codec(&i2c->dev, &soc_codec_dev_max98095,
2485                                      max98095_dai, ARRAY_SIZE(max98095_dai));
2486         return ret;
2487 }
2488
2489 static int max98095_i2c_remove(struct i2c_client *client)
2490 {
2491         snd_soc_unregister_codec(&client->dev);
2492         return 0;
2493 }
2494
2495 static const struct i2c_device_id max98095_i2c_id[] = {
2496         { "max98095", MAX98095 },
2497         { }
2498 };
2499 MODULE_DEVICE_TABLE(i2c, max98095_i2c_id);
2500
2501 static struct i2c_driver max98095_i2c_driver = {
2502         .driver = {
2503                 .name = "max98095",
2504                 .owner = THIS_MODULE,
2505         },
2506         .probe  = max98095_i2c_probe,
2507         .remove = max98095_i2c_remove,
2508         .id_table = max98095_i2c_id,
2509 };
2510
2511 module_i2c_driver(max98095_i2c_driver);
2512
2513 MODULE_DESCRIPTION("ALSA SoC MAX98095 driver");
2514 MODULE_AUTHOR("Peter Hsiang");
2515 MODULE_LICENSE("GPL");