sound/soc/codecs/rt5677.c

   1 /*
   2  * rt5677.c  --  RT5677 ALSA SoC audio codec driver
   3  *
   4  * Copyright 2013 Realtek Semiconductor Corp.
   5  * Author: Oder Chiou <oder_chiou@realtek.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10  */
  11
  12 #include <linux/fs.h>
  13 #include <linux/module.h>
  14 #include <linux/moduleparam.h>
  15 #include <linux/init.h>
  16 #include <linux/delay.h>
  17 #include <linux/pm.h>
  18 #include <linux/regmap.h>
  19 #include <linux/i2c.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/spi/spi.h>
  22 #include <sound/core.h>
  23 #include <sound/pcm.h>
  24 #include <sound/pcm_params.h>
  25 #include <sound/soc.h>
  26 #include <sound/soc-dapm.h>
  27 #include <sound/initval.h>
  28 #include <sound/tlv.h>
  29
  30 #include "rt5677.h"
  31
  32 #define RT5677_DEVICE_ID 0x6327
  33
  34 #define RT5677_PR_RANGE_BASE (0xff + 1)
  35 #define RT5677_PR_SPACING 0x100
  36
  37 #define RT5677_PR_BASE (RT5677_PR_RANGE_BASE + (0 * RT5677_PR_SPACING))
  38
  39 static const struct regmap_range_cfg rt5677_ranges[] = {
  40         {
  41                 .name = "PR",
  42                 .range_min = RT5677_PR_BASE,
  43                 .range_max = RT5677_PR_BASE + 0xfd,
  44                 .selector_reg = RT5677_PRIV_INDEX,
  45                 .selector_mask = 0xff,
  46                 .selector_shift = 0x0,
  47                 .window_start = RT5677_PRIV_DATA,
  48                 .window_len = 0x1,
  49         },
  50 };
  51
  52 static const struct reg_default init_list[] = {
  53         {RT5677_PR_BASE + 0x3d, 0x364d},
  54         {RT5677_PR_BASE + 0x17, 0x4fc0},
  55         {RT5677_PR_BASE + 0x13, 0x0312},
  56         {RT5677_PR_BASE + 0x1e, 0x0000},
  57         {RT5677_PR_BASE + 0x12, 0x0eaa},
  58         {RT5677_PR_BASE + 0x14, 0x018a},
  59 };
  60 #define RT5677_INIT_REG_LEN ARRAY_SIZE(init_list)
  61
  62 static const struct reg_default rt5677_reg[] = {
  63         {RT5677_RESET                   , 0x0000},
  64         {RT5677_LOUT1                   , 0xa800},
  65         {RT5677_IN1                     , 0x0000},
  66         {RT5677_MICBIAS                 , 0x0000},
  67         {RT5677_SLIMBUS_PARAM           , 0x0000},
  68         {RT5677_SLIMBUS_RX              , 0x0000},
  69         {RT5677_SLIMBUS_CTRL            , 0x0000},
  70         {RT5677_SIDETONE_CTRL           , 0x000b},
  71         {RT5677_ANA_DAC1_2_3_SRC        , 0x0000},
  72         {RT5677_IF_DSP_DAC3_4_MIXER     , 0x1111},
  73         {RT5677_DAC4_DIG_VOL            , 0xafaf},
  74         {RT5677_DAC3_DIG_VOL            , 0xafaf},
  75         {RT5677_DAC1_DIG_VOL            , 0xafaf},
  76         {RT5677_DAC2_DIG_VOL            , 0xafaf},
  77         {RT5677_IF_DSP_DAC2_MIXER       , 0x0011},
  78         {RT5677_STO1_ADC_DIG_VOL        , 0x2f2f},
  79         {RT5677_MONO_ADC_DIG_VOL        , 0x2f2f},
  80         {RT5677_STO1_2_ADC_BST          , 0x0000},
  81         {RT5677_STO2_ADC_DIG_VOL        , 0x2f2f},
  82         {RT5677_ADC_BST_CTRL2           , 0x0000},
  83         {RT5677_STO3_4_ADC_BST          , 0x0000},
  84         {RT5677_STO3_ADC_DIG_VOL        , 0x2f2f},
  85         {RT5677_STO4_ADC_DIG_VOL        , 0x2f2f},
  86         {RT5677_STO4_ADC_MIXER          , 0xd4c0},
  87         {RT5677_STO3_ADC_MIXER          , 0xd4c0},
  88         {RT5677_STO2_ADC_MIXER          , 0xd4c0},
  89         {RT5677_STO1_ADC_MIXER          , 0xd4c0},
  90         {RT5677_MONO_ADC_MIXER          , 0xd4d1},
  91         {RT5677_ADC_IF_DSP_DAC1_MIXER   , 0x8080},
  92         {RT5677_STO1_DAC_MIXER          , 0xaaaa},
  93         {RT5677_MONO_DAC_MIXER          , 0xaaaa},
  94         {RT5677_DD1_MIXER               , 0xaaaa},
  95         {RT5677_DD2_MIXER               , 0xaaaa},
  96         {RT5677_IF3_DATA                , 0x0000},
  97         {RT5677_IF4_DATA                , 0x0000},
  98         {RT5677_PDM_OUT_CTRL            , 0x8888},
  99         {RT5677_PDM_DATA_CTRL1          , 0x0000},
 100         {RT5677_PDM_DATA_CTRL2          , 0x0000},
 101         {RT5677_PDM1_DATA_CTRL2         , 0x0000},
 102         {RT5677_PDM1_DATA_CTRL3         , 0x0000},
 103         {RT5677_PDM1_DATA_CTRL4         , 0x0000},
 104         {RT5677_PDM2_DATA_CTRL2         , 0x0000},
 105         {RT5677_PDM2_DATA_CTRL3         , 0x0000},
 106         {RT5677_PDM2_DATA_CTRL4         , 0x0000},
 107         {RT5677_TDM1_CTRL1              , 0x0300},
 108         {RT5677_TDM1_CTRL2              , 0x0000},
 109         {RT5677_TDM1_CTRL3              , 0x4000},
 110         {RT5677_TDM1_CTRL4              , 0x0123},
 111         {RT5677_TDM1_CTRL5              , 0x4567},
 112         {RT5677_TDM2_CTRL1              , 0x0300},
 113         {RT5677_TDM2_CTRL2              , 0x0000},
 114         {RT5677_TDM2_CTRL3              , 0x4000},
 115         {RT5677_TDM2_CTRL4              , 0x0123},
 116         {RT5677_TDM2_CTRL5              , 0x4567},
 117         {RT5677_I2C_MASTER_CTRL1        , 0x0001},
 118         {RT5677_I2C_MASTER_CTRL2        , 0x0000},
 119         {RT5677_I2C_MASTER_CTRL3        , 0x0000},
 120         {RT5677_I2C_MASTER_CTRL4        , 0x0000},
 121         {RT5677_I2C_MASTER_CTRL5        , 0x0000},
 122         {RT5677_I2C_MASTER_CTRL6        , 0x0000},
 123         {RT5677_I2C_MASTER_CTRL7        , 0x0000},
 124         {RT5677_I2C_MASTER_CTRL8        , 0x0000},
 125         {RT5677_DMIC_CTRL1              , 0x1505},
 126         {RT5677_DMIC_CTRL2              , 0x0055},
 127         {RT5677_HAP_GENE_CTRL1          , 0x0111},
 128         {RT5677_HAP_GENE_CTRL2          , 0x0064},
 129         {RT5677_HAP_GENE_CTRL3          , 0xef0e},
 130         {RT5677_HAP_GENE_CTRL4          , 0xf0f0},
 131         {RT5677_HAP_GENE_CTRL5          , 0xef0e},
 132         {RT5677_HAP_GENE_CTRL6          , 0xf0f0},
 133         {RT5677_HAP_GENE_CTRL7          , 0xef0e},
 134         {RT5677_HAP_GENE_CTRL8          , 0xf0f0},
 135         {RT5677_HAP_GENE_CTRL9          , 0xf000},
 136         {RT5677_HAP_GENE_CTRL10         , 0x0000},
 137         {RT5677_PWR_DIG1                , 0x0000},
 138         {RT5677_PWR_DIG2                , 0x0000},
 139         {RT5677_PWR_ANLG1               , 0x0055},
 140         {RT5677_PWR_ANLG2               , 0x0000},
 141         {RT5677_PWR_DSP1                , 0x0001},
 142         {RT5677_PWR_DSP_ST              , 0x0000},
 143         {RT5677_PWR_DSP2                , 0x0000},
 144         {RT5677_ADC_DAC_HPF_CTRL1       , 0x0e00},
 145         {RT5677_PRIV_INDEX              , 0x0000},
 146         {RT5677_PRIV_DATA               , 0x0000},
 147         {RT5677_I2S4_SDP                , 0x8000},
 148         {RT5677_I2S1_SDP                , 0x8000},
 149         {RT5677_I2S2_SDP                , 0x8000},
 150         {RT5677_I2S3_SDP                , 0x8000},
 151         {RT5677_CLK_TREE_CTRL1          , 0x1111},
 152         {RT5677_CLK_TREE_CTRL2          , 0x1111},
 153         {RT5677_CLK_TREE_CTRL3          , 0x0000},
 154         {RT5677_PLL1_CTRL1              , 0x0000},
 155         {RT5677_PLL1_CTRL2              , 0x0000},
 156         {RT5677_PLL2_CTRL1              , 0x0c60},
 157         {RT5677_PLL2_CTRL2              , 0x2000},
 158         {RT5677_GLB_CLK1                , 0x0000},
 159         {RT5677_GLB_CLK2                , 0x0000},
 160         {RT5677_ASRC_1                  , 0x0000},
 161         {RT5677_ASRC_2                  , 0x0000},
 162         {RT5677_ASRC_3                  , 0x0000},
 163         {RT5677_ASRC_4                  , 0x0000},
 164         {RT5677_ASRC_5                  , 0x0000},
 165         {RT5677_ASRC_6                  , 0x0000},
 166         {RT5677_ASRC_7                  , 0x0000},
 167         {RT5677_ASRC_8                  , 0x0000},
 168         {RT5677_ASRC_9                  , 0x0000},
 169         {RT5677_ASRC_10                 , 0x0000},
 170         {RT5677_ASRC_11                 , 0x0000},
 171         {RT5677_ASRC_12                 , 0x0008},
 172         {RT5677_ASRC_13                 , 0x0000},
 173         {RT5677_ASRC_14                 , 0x0000},
 174         {RT5677_ASRC_15                 , 0x0000},
 175         {RT5677_ASRC_16                 , 0x0000},
 176         {RT5677_ASRC_17                 , 0x0000},
 177         {RT5677_ASRC_18                 , 0x0000},
 178         {RT5677_ASRC_19                 , 0x0000},
 179         {RT5677_ASRC_20                 , 0x0000},
 180         {RT5677_ASRC_21                 , 0x000c},
 181         {RT5677_ASRC_22                 , 0x0000},
 182         {RT5677_ASRC_23                 , 0x0000},
 183         {RT5677_VAD_CTRL1               , 0x2184},
 184         {RT5677_VAD_CTRL2               , 0x010a},
 185         {RT5677_VAD_CTRL3               , 0x0aea},
 186         {RT5677_VAD_CTRL4               , 0x000c},
 187         {RT5677_VAD_CTRL5               , 0x0000},
 188         {RT5677_DSP_INB_CTRL1           , 0x0000},
 189         {RT5677_DSP_INB_CTRL2           , 0x0000},
 190         {RT5677_DSP_IN_OUTB_CTRL        , 0x0000},
 191         {RT5677_DSP_OUTB0_1_DIG_VOL     , 0x2f2f},
 192         {RT5677_DSP_OUTB2_3_DIG_VOL     , 0x2f2f},
 193         {RT5677_DSP_OUTB4_5_DIG_VOL     , 0x2f2f},
 194         {RT5677_DSP_OUTB6_7_DIG_VOL     , 0x2f2f},
 195         {RT5677_ADC_EQ_CTRL1            , 0x6000},
 196         {RT5677_ADC_EQ_CTRL2            , 0x0000},
 197         {RT5677_EQ_CTRL1                , 0xc000},
 198         {RT5677_EQ_CTRL2                , 0x0000},
 199         {RT5677_EQ_CTRL3                , 0x0000},
 200         {RT5677_SOFT_VOL_ZERO_CROSS1    , 0x0009},
 201         {RT5677_JD_CTRL1                , 0x0000},
 202         {RT5677_JD_CTRL2                , 0x0000},
 203         {RT5677_JD_CTRL3                , 0x0000},
 204         {RT5677_IRQ_CTRL1               , 0x0000},
 205         {RT5677_IRQ_CTRL2               , 0x0000},
 206         {RT5677_GPIO_ST                 , 0x0000},
 207         {RT5677_GPIO_CTRL1              , 0x0000},
 208         {RT5677_GPIO_CTRL2              , 0x0000},
 209         {RT5677_GPIO_CTRL3              , 0x0000},
 210         {RT5677_STO1_ADC_HI_FILTER1     , 0xb320},
 211         {RT5677_STO1_ADC_HI_FILTER2     , 0x0000},
 212         {RT5677_MONO_ADC_HI_FILTER1     , 0xb300},
 213         {RT5677_MONO_ADC_HI_FILTER2     , 0x0000},
 214         {RT5677_STO2_ADC_HI_FILTER1     , 0xb300},
 215         {RT5677_STO2_ADC_HI_FILTER2     , 0x0000},
 216         {RT5677_STO3_ADC_HI_FILTER1     , 0xb300},
 217         {RT5677_STO3_ADC_HI_FILTER2     , 0x0000},
 218         {RT5677_STO4_ADC_HI_FILTER1     , 0xb300},
 219         {RT5677_STO4_ADC_HI_FILTER2     , 0x0000},
 220         {RT5677_MB_DRC_CTRL1            , 0x0f20},
 221         {RT5677_DRC1_CTRL1              , 0x001f},
 222         {RT5677_DRC1_CTRL2              , 0x020c},
 223         {RT5677_DRC1_CTRL3              , 0x1f00},
 224         {RT5677_DRC1_CTRL4              , 0x0000},
 225         {RT5677_DRC1_CTRL5              , 0x0000},
 226         {RT5677_DRC1_CTRL6              , 0x0029},
 227         {RT5677_DRC2_CTRL1              , 0x001f},
 228         {RT5677_DRC2_CTRL2              , 0x020c},
 229         {RT5677_DRC2_CTRL3              , 0x1f00},
 230         {RT5677_DRC2_CTRL4              , 0x0000},
 231         {RT5677_DRC2_CTRL5              , 0x0000},
 232         {RT5677_DRC2_CTRL6              , 0x0029},
 233         {RT5677_DRC1_HL_CTRL1           , 0x8000},
 234         {RT5677_DRC1_HL_CTRL2           , 0x0200},
 235         {RT5677_DRC2_HL_CTRL1           , 0x8000},
 236         {RT5677_DRC2_HL_CTRL2           , 0x0200},
 237         {RT5677_DSP_INB1_SRC_CTRL1      , 0x5800},
 238         {RT5677_DSP_INB1_SRC_CTRL2      , 0x0000},
 239         {RT5677_DSP_INB1_SRC_CTRL3      , 0x0000},
 240         {RT5677_DSP_INB1_SRC_CTRL4      , 0x0800},
 241         {RT5677_DSP_INB2_SRC_CTRL1      , 0x5800},
 242         {RT5677_DSP_INB2_SRC_CTRL2      , 0x0000},
 243         {RT5677_DSP_INB2_SRC_CTRL3      , 0x0000},
 244         {RT5677_DSP_INB2_SRC_CTRL4      , 0x0800},
 245         {RT5677_DSP_INB3_SRC_CTRL1      , 0x5800},
 246         {RT5677_DSP_INB3_SRC_CTRL2      , 0x0000},
 247         {RT5677_DSP_INB3_SRC_CTRL3      , 0x0000},
 248         {RT5677_DSP_INB3_SRC_CTRL4      , 0x0800},
 249         {RT5677_DSP_OUTB1_SRC_CTRL1     , 0x5800},
 250         {RT5677_DSP_OUTB1_SRC_CTRL2     , 0x0000},
 251         {RT5677_DSP_OUTB1_SRC_CTRL3     , 0x0000},
 252         {RT5677_DSP_OUTB1_SRC_CTRL4     , 0x0800},
 253         {RT5677_DSP_OUTB2_SRC_CTRL1     , 0x5800},
 254         {RT5677_DSP_OUTB2_SRC_CTRL2     , 0x0000},
 255         {RT5677_DSP_OUTB2_SRC_CTRL3     , 0x0000},
 256         {RT5677_DSP_OUTB2_SRC_CTRL4     , 0x0800},
 257         {RT5677_DSP_OUTB_0123_MIXER_CTRL, 0xfefe},
 258         {RT5677_DSP_OUTB_45_MIXER_CTRL  , 0xfefe},
 259         {RT5677_DSP_OUTB_67_MIXER_CTRL  , 0xfefe},
 260         {RT5677_DIG_MISC                , 0x0000},
 261         {RT5677_GEN_CTRL1               , 0x0000},
 262         {RT5677_GEN_CTRL2               , 0x0000},
 263         {RT5677_VENDOR_ID               , 0x0000},
 264         {RT5677_VENDOR_ID1              , 0x10ec},
 265         {RT5677_VENDOR_ID2              , 0x6327},
 266 };
 267
 268 static bool rt5677_volatile_register(struct device *dev, unsigned int reg)
 269 {
 270         int i;
 271
 272         for (i = 0; i < ARRAY_SIZE(rt5677_ranges); i++) {
 273                 if (reg >= rt5677_ranges[i].range_min &&
 274                         reg <= rt5677_ranges[i].range_max) {
 275                         return true;
 276                 }
 277         }
 278
 279         switch (reg) {
 280         case RT5677_RESET:
 281         case RT5677_SLIMBUS_PARAM:
 282         case RT5677_PDM_DATA_CTRL1:
 283         case RT5677_PDM_DATA_CTRL2:
 284         case RT5677_PDM1_DATA_CTRL4:
 285         case RT5677_PDM2_DATA_CTRL4:
 286         case RT5677_I2C_MASTER_CTRL1:
 287         case RT5677_I2C_MASTER_CTRL7:
 288         case RT5677_I2C_MASTER_CTRL8:
 289         case RT5677_HAP_GENE_CTRL2:
 290         case RT5677_PWR_DSP_ST:
 291         case RT5677_PRIV_DATA:
 292         case RT5677_PLL1_CTRL2:
 293         case RT5677_PLL2_CTRL2:
 294         case RT5677_ASRC_22:
 295         case RT5677_ASRC_23:
 296         case RT5677_VAD_CTRL5:
 297         case RT5677_ADC_EQ_CTRL1:
 298         case RT5677_EQ_CTRL1:
 299         case RT5677_IRQ_CTRL1:
 300         case RT5677_IRQ_CTRL2:
 301         case RT5677_GPIO_ST:
 302         case RT5677_DSP_INB1_SRC_CTRL4:
 303         case RT5677_DSP_INB2_SRC_CTRL4:
 304         case RT5677_DSP_INB3_SRC_CTRL4:
 305         case RT5677_DSP_OUTB1_SRC_CTRL4:
 306         case RT5677_DSP_OUTB2_SRC_CTRL4:
 307         case RT5677_VENDOR_ID:
 308         case RT5677_VENDOR_ID1:
 309         case RT5677_VENDOR_ID2:
 310                 return true;
 311         default:
 312                 return false;
 313         }
 314 }
 315
 316 static bool rt5677_readable_register(struct device *dev, unsigned int reg)
 317 {
 318         int i;
 319
 320         for (i = 0; i < ARRAY_SIZE(rt5677_ranges); i++) {
 321                 if (reg >= rt5677_ranges[i].range_min &&
 322                         reg <= rt5677_ranges[i].range_max) {
 323                         return true;
 324                 }
 325         }
 326
 327         switch (reg) {
 328         case RT5677_RESET:
 329         case RT5677_LOUT1:
 330         case RT5677_IN1:
 331         case RT5677_MICBIAS:
 332         case RT5677_SLIMBUS_PARAM:
 333         case RT5677_SLIMBUS_RX:
 334         case RT5677_SLIMBUS_CTRL:
 335         case RT5677_SIDETONE_CTRL:
 336         case RT5677_ANA_DAC1_2_3_SRC:
 337         case RT5677_IF_DSP_DAC3_4_MIXER:
 338         case RT5677_DAC4_DIG_VOL:
 339         case RT5677_DAC3_DIG_VOL:
 340         case RT5677_DAC1_DIG_VOL:
 341         case RT5677_DAC2_DIG_VOL:
 342         case RT5677_IF_DSP_DAC2_MIXER:
 343         case RT5677_STO1_ADC_DIG_VOL:
 344         case RT5677_MONO_ADC_DIG_VOL:
 345         case RT5677_STO1_2_ADC_BST:
 346         case RT5677_STO2_ADC_DIG_VOL:
 347         case RT5677_ADC_BST_CTRL2:
 348         case RT5677_STO3_4_ADC_BST:
 349         case RT5677_STO3_ADC_DIG_VOL:
 350         case RT5677_STO4_ADC_DIG_VOL:
 351         case RT5677_STO4_ADC_MIXER:
 352         case RT5677_STO3_ADC_MIXER:
 353         case RT5677_STO2_ADC_MIXER:
 354         case RT5677_STO1_ADC_MIXER:
 355         case RT5677_MONO_ADC_MIXER:
 356         case RT5677_ADC_IF_DSP_DAC1_MIXER:
 357         case RT5677_STO1_DAC_MIXER:
 358         case RT5677_MONO_DAC_MIXER:
 359         case RT5677_DD1_MIXER:
 360         case RT5677_DD2_MIXER:
 361         case RT5677_IF3_DATA:
 362         case RT5677_IF4_DATA:
 363         case RT5677_PDM_OUT_CTRL:
 364         case RT5677_PDM_DATA_CTRL1:
 365         case RT5677_PDM_DATA_CTRL2:
 366         case RT5677_PDM1_DATA_CTRL2:
 367         case RT5677_PDM1_DATA_CTRL3:
 368         case RT5677_PDM1_DATA_CTRL4:
 369         case RT5677_PDM2_DATA_CTRL2:
 370         case RT5677_PDM2_DATA_CTRL3:
 371         case RT5677_PDM2_DATA_CTRL4:
 372         case RT5677_TDM1_CTRL1:
 373         case RT5677_TDM1_CTRL2:
 374         case RT5677_TDM1_CTRL3:
 375         case RT5677_TDM1_CTRL4:
 376         case RT5677_TDM1_CTRL5:
 377         case RT5677_TDM2_CTRL1:
 378         case RT5677_TDM2_CTRL2:
 379         case RT5677_TDM2_CTRL3:
 380         case RT5677_TDM2_CTRL4:
 381         case RT5677_TDM2_CTRL5:
 382         case RT5677_I2C_MASTER_CTRL1:
 383         case RT5677_I2C_MASTER_CTRL2:
 384         case RT5677_I2C_MASTER_CTRL3:
 385         case RT5677_I2C_MASTER_CTRL4:
 386         case RT5677_I2C_MASTER_CTRL5:
 387         case RT5677_I2C_MASTER_CTRL6:
 388         case RT5677_I2C_MASTER_CTRL7:
 389         case RT5677_I2C_MASTER_CTRL8:
 390         case RT5677_DMIC_CTRL1:
 391         case RT5677_DMIC_CTRL2:
 392         case RT5677_HAP_GENE_CTRL1:
 393         case RT5677_HAP_GENE_CTRL2:
 394         case RT5677_HAP_GENE_CTRL3:
 395         case RT5677_HAP_GENE_CTRL4:
 396         case RT5677_HAP_GENE_CTRL5:
 397         case RT5677_HAP_GENE_CTRL6:
 398         case RT5677_HAP_GENE_CTRL7:
 399         case RT5677_HAP_GENE_CTRL8:
 400         case RT5677_HAP_GENE_CTRL9:
 401         case RT5677_HAP_GENE_CTRL10:
 402         case RT5677_PWR_DIG1:
 403         case RT5677_PWR_DIG2:
 404         case RT5677_PWR_ANLG1:
 405         case RT5677_PWR_ANLG2:
 406         case RT5677_PWR_DSP1:
 407         case RT5677_PWR_DSP_ST:
 408         case RT5677_PWR_DSP2:
 409         case RT5677_ADC_DAC_HPF_CTRL1:
 410         case RT5677_PRIV_INDEX:
 411         case RT5677_PRIV_DATA:
 412         case RT5677_I2S4_SDP:
 413         case RT5677_I2S1_SDP:
 414         case RT5677_I2S2_SDP:
 415         case RT5677_I2S3_SDP:
 416         case RT5677_CLK_TREE_CTRL1:
 417         case RT5677_CLK_TREE_CTRL2:
 418         case RT5677_CLK_TREE_CTRL3:
 419         case RT5677_PLL1_CTRL1:
 420         case RT5677_PLL1_CTRL2:
 421         case RT5677_PLL2_CTRL1:
 422         case RT5677_PLL2_CTRL2:
 423         case RT5677_GLB_CLK1:
 424         case RT5677_GLB_CLK2:
 425         case RT5677_ASRC_1:
 426         case RT5677_ASRC_2:
 427         case RT5677_ASRC_3:
 428         case RT5677_ASRC_4:
 429         case RT5677_ASRC_5:
 430         case RT5677_ASRC_6:
 431         case RT5677_ASRC_7:
 432         case RT5677_ASRC_8:
 433         case RT5677_ASRC_9:
 434         case RT5677_ASRC_10:
 435         case RT5677_ASRC_11:
 436         case RT5677_ASRC_12:
 437         case RT5677_ASRC_13:
 438         case RT5677_ASRC_14:
 439         case RT5677_ASRC_15:
 440         case RT5677_ASRC_16:
 441         case RT5677_ASRC_17:
 442         case RT5677_ASRC_18:
 443         case RT5677_ASRC_19:
 444         case RT5677_ASRC_20:
 445         case RT5677_ASRC_21:
 446         case RT5677_ASRC_22:
 447         case RT5677_ASRC_23:
 448         case RT5677_VAD_CTRL1:
 449         case RT5677_VAD_CTRL2:
 450         case RT5677_VAD_CTRL3:
 451         case RT5677_VAD_CTRL4:
 452         case RT5677_VAD_CTRL5:
 453         case RT5677_DSP_INB_CTRL1:
 454         case RT5677_DSP_INB_CTRL2:
 455         case RT5677_DSP_IN_OUTB_CTRL:
 456         case RT5677_DSP_OUTB0_1_DIG_VOL:
 457         case RT5677_DSP_OUTB2_3_DIG_VOL:
 458         case RT5677_DSP_OUTB4_5_DIG_VOL:
 459         case RT5677_DSP_OUTB6_7_DIG_VOL:
 460         case RT5677_ADC_EQ_CTRL1:
 461         case RT5677_ADC_EQ_CTRL2:
 462         case RT5677_EQ_CTRL1:
 463         case RT5677_EQ_CTRL2:
 464         case RT5677_EQ_CTRL3:
 465         case RT5677_SOFT_VOL_ZERO_CROSS1:
 466         case RT5677_JD_CTRL1:
 467         case RT5677_JD_CTRL2:
 468         case RT5677_JD_CTRL3:
 469         case RT5677_IRQ_CTRL1:
 470         case RT5677_IRQ_CTRL2:
 471         case RT5677_GPIO_ST:
 472         case RT5677_GPIO_CTRL1:
 473         case RT5677_GPIO_CTRL2:
 474         case RT5677_GPIO_CTRL3:
 475         case RT5677_STO1_ADC_HI_FILTER1:
 476         case RT5677_STO1_ADC_HI_FILTER2:
 477         case RT5677_MONO_ADC_HI_FILTER1:
 478         case RT5677_MONO_ADC_HI_FILTER2:
 479         case RT5677_STO2_ADC_HI_FILTER1:
 480         case RT5677_STO2_ADC_HI_FILTER2:
 481         case RT5677_STO3_ADC_HI_FILTER1:
 482         case RT5677_STO3_ADC_HI_FILTER2:
 483         case RT5677_STO4_ADC_HI_FILTER1:
 484         case RT5677_STO4_ADC_HI_FILTER2:
 485         case RT5677_MB_DRC_CTRL1:
 486         case RT5677_DRC1_CTRL1:
 487         case RT5677_DRC1_CTRL2:
 488         case RT5677_DRC1_CTRL3:
 489         case RT5677_DRC1_CTRL4:
 490         case RT5677_DRC1_CTRL5:
 491         case RT5677_DRC1_CTRL6:
 492         case RT5677_DRC2_CTRL1:
 493         case RT5677_DRC2_CTRL2:
 494         case RT5677_DRC2_CTRL3:
 495         case RT5677_DRC2_CTRL4:
 496         case RT5677_DRC2_CTRL5:
 497         case RT5677_DRC2_CTRL6:
 498         case RT5677_DRC1_HL_CTRL1:
 499         case RT5677_DRC1_HL_CTRL2:
 500         case RT5677_DRC2_HL_CTRL1:
 501         case RT5677_DRC2_HL_CTRL2:
 502         case RT5677_DSP_INB1_SRC_CTRL1:
 503         case RT5677_DSP_INB1_SRC_CTRL2:
 504         case RT5677_DSP_INB1_SRC_CTRL3:
 505         case RT5677_DSP_INB1_SRC_CTRL4:
 506         case RT5677_DSP_INB2_SRC_CTRL1:
 507         case RT5677_DSP_INB2_SRC_CTRL2:
 508         case RT5677_DSP_INB2_SRC_CTRL3:
 509         case RT5677_DSP_INB2_SRC_CTRL4:
 510         case RT5677_DSP_INB3_SRC_CTRL1:
 511         case RT5677_DSP_INB3_SRC_CTRL2:
 512         case RT5677_DSP_INB3_SRC_CTRL3:
 513         case RT5677_DSP_INB3_SRC_CTRL4:
 514         case RT5677_DSP_OUTB1_SRC_CTRL1:
 515         case RT5677_DSP_OUTB1_SRC_CTRL2:
 516         case RT5677_DSP_OUTB1_SRC_CTRL3:
 517         case RT5677_DSP_OUTB1_SRC_CTRL4:
 518         case RT5677_DSP_OUTB2_SRC_CTRL1:
 519         case RT5677_DSP_OUTB2_SRC_CTRL2:
 520         case RT5677_DSP_OUTB2_SRC_CTRL3:
 521         case RT5677_DSP_OUTB2_SRC_CTRL4:
 522         case RT5677_DSP_OUTB_0123_MIXER_CTRL:
 523         case RT5677_DSP_OUTB_45_MIXER_CTRL:
 524         case RT5677_DSP_OUTB_67_MIXER_CTRL:
 525         case RT5677_DIG_MISC:
 526         case RT5677_GEN_CTRL1:
 527         case RT5677_GEN_CTRL2:
 528         case RT5677_VENDOR_ID:
 529         case RT5677_VENDOR_ID1:
 530         case RT5677_VENDOR_ID2:
 531                 return true;
 532         default:
 533                 return false;
 534         }
 535 }
 536
 537 static const DECLARE_TLV_DB_SCALE(out_vol_tlv, -4650, 150, 0);
 538 static const DECLARE_TLV_DB_SCALE(dac_vol_tlv, -65625, 375, 0);
 539 static const DECLARE_TLV_DB_SCALE(in_vol_tlv, -3450, 150, 0);
 540 static const DECLARE_TLV_DB_SCALE(adc_vol_tlv, -17625, 375, 0);
 541 static const DECLARE_TLV_DB_SCALE(adc_bst_tlv, 0, 1200, 0);
 542
 543 /* {0, +20, +24, +30, +35, +40, +44, +50, +52} dB */
 544 static unsigned int bst_tlv[] = {
 545         TLV_DB_RANGE_HEAD(7),
 546         0, 0, TLV_DB_SCALE_ITEM(0, 0, 0),
 547         1, 1, TLV_DB_SCALE_ITEM(2000, 0, 0),
 548         2, 2, TLV_DB_SCALE_ITEM(2400, 0, 0),
 549         3, 5, TLV_DB_SCALE_ITEM(3000, 500, 0),
 550         6, 6, TLV_DB_SCALE_ITEM(4400, 0, 0),
 551         7, 7, TLV_DB_SCALE_ITEM(5000, 0, 0),
 552         8, 8, TLV_DB_SCALE_ITEM(5200, 0, 0),
 553 };
 554
 555 static const struct snd_kcontrol_new rt5677_snd_controls[] = {
 556         /* OUTPUT Control */
 557         SOC_SINGLE("OUT1 Playback Switch", RT5677_LOUT1,
 558                 RT5677_LOUT1_L_MUTE_SFT, 1, 1),
 559         SOC_SINGLE("OUT2 Playback Switch", RT5677_LOUT1,
 560                 RT5677_LOUT2_L_MUTE_SFT, 1, 1),
 561         SOC_SINGLE("OUT3 Playback Switch", RT5677_LOUT1,
 562                 RT5677_LOUT3_L_MUTE_SFT, 1, 1),
 563
 564         /* DAC Digital Volume */
 565         SOC_DOUBLE_TLV("DAC1 Playback Volume", RT5677_DAC1_DIG_VOL,
 566                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 175, 0, dac_vol_tlv),
 567         SOC_DOUBLE_TLV("DAC2 Playback Volume", RT5677_DAC2_DIG_VOL,
 568                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 175, 0, dac_vol_tlv),
 569         SOC_DOUBLE_TLV("DAC3 Playback Volume", RT5677_DAC3_DIG_VOL,
 570                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 175, 0, dac_vol_tlv),
 571         SOC_DOUBLE_TLV("DAC4 Playback Volume", RT5677_DAC4_DIG_VOL,
 572                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 175, 0, dac_vol_tlv),
 573
 574         /* IN1/IN2 Control */
 575         SOC_SINGLE_TLV("IN1 Boost", RT5677_IN1, RT5677_BST_SFT1, 8, 0, bst_tlv),
 576         SOC_SINGLE_TLV("IN2 Boost", RT5677_IN1, RT5677_BST_SFT2, 8, 0, bst_tlv),
 577
 578         /* ADC Digital Volume Control */
 579         SOC_DOUBLE("ADC1 Capture Switch", RT5677_STO1_ADC_DIG_VOL,
 580                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 581         SOC_DOUBLE("ADC2 Capture Switch", RT5677_STO2_ADC_DIG_VOL,
 582                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 583         SOC_DOUBLE("ADC3 Capture Switch", RT5677_STO3_ADC_DIG_VOL,
 584                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 585         SOC_DOUBLE("ADC4 Capture Switch", RT5677_STO4_ADC_DIG_VOL,
 586                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 587         SOC_DOUBLE("Mono ADC Capture Switch", RT5677_MONO_ADC_DIG_VOL,
 588                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 589
 590         SOC_DOUBLE_TLV("ADC1 Capture Volume", RT5677_STO1_ADC_DIG_VOL,
 591                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 127, 0,
 592                 adc_vol_tlv),
 593         SOC_DOUBLE_TLV("ADC2 Capture Volume", RT5677_STO2_ADC_DIG_VOL,
 594                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 127, 0,
 595                 adc_vol_tlv),
 596         SOC_DOUBLE_TLV("ADC3 Capture Volume", RT5677_STO3_ADC_DIG_VOL,
 597                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 127, 0,
 598                 adc_vol_tlv),
 599         SOC_DOUBLE_TLV("ADC4 Capture Volume", RT5677_STO4_ADC_DIG_VOL,
 600                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 127, 0,
 601                 adc_vol_tlv),
 602         SOC_DOUBLE_TLV("Mono ADC Capture Volume", RT5677_MONO_ADC_DIG_VOL,
 603                 RT5677_MONO_ADC_L_VOL_SFT, RT5677_MONO_ADC_R_VOL_SFT, 127, 0,
 604                 adc_vol_tlv),
 605
 606         /* ADC Boost Volume Control */
 607         SOC_DOUBLE_TLV("STO1 ADC Boost Gain", RT5677_STO1_2_ADC_BST,
 608                 RT5677_STO1_ADC_L_BST_SFT, RT5677_STO1_ADC_R_BST_SFT, 3, 0,
 609                 adc_bst_tlv),
 610         SOC_DOUBLE_TLV("STO2 ADC Boost Gain", RT5677_STO1_2_ADC_BST,
 611                 RT5677_STO2_ADC_L_BST_SFT, RT5677_STO2_ADC_R_BST_SFT, 3, 0,
 612                 adc_bst_tlv),
 613         SOC_DOUBLE_TLV("STO3 ADC Boost Gain", RT5677_STO3_4_ADC_BST,
 614                 RT5677_STO3_ADC_L_BST_SFT, RT5677_STO3_ADC_R_BST_SFT, 3, 0,
 615                 adc_bst_tlv),
 616         SOC_DOUBLE_TLV("STO4 ADC Boost Gain", RT5677_STO3_4_ADC_BST,
 617                 RT5677_STO4_ADC_L_BST_SFT, RT5677_STO4_ADC_R_BST_SFT, 3, 0,
 618                 adc_bst_tlv),
 619         SOC_DOUBLE_TLV("Mono ADC Boost Gain", RT5677_ADC_BST_CTRL2,
 620                 RT5677_MONO_ADC_L_BST_SFT, RT5677_MONO_ADC_R_BST_SFT, 3, 0,
 621                 adc_bst_tlv),
 622 };
 623
 624 /**
 625  * set_dmic_clk - Set parameter of dmic.
 626  *
 627  * @w: DAPM widget.
 628  * @kcontrol: The kcontrol of this widget.
 629  * @event: Event id.
 630  *
 631  * Choose dmic clock between 1MHz and 3MHz.
 632  * It is better for clock to approximate 3MHz.
 633  */
 634 static int set_dmic_clk(struct snd_soc_dapm_widget *w,
 635         struct snd_kcontrol *kcontrol, int event)
 636 {
 637         struct snd_soc_codec *codec = w->codec;
 638         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 639         int div[] = {2, 3, 4, 6, 8, 12}, idx = -EINVAL, i;
 640         int rate, red, bound, temp;
 641
 642         rate = rt5677->sysclk;
 643         red = 3000000 * 12;
 644         for (i = 0; i < ARRAY_SIZE(div); i++) {
 645                 bound = div[i] * 3000000;
 646                 if (rate > bound)
 647                         continue;
 648                 temp = bound - rate;
 649                 if (temp < red) {
 650                         red = temp;
 651                         idx = i;
 652                 }
 653         }
 654
 655         if (idx < 0)
 656                 dev_err(codec->dev, "Failed to set DMIC clock\n");
 657         else
 658                 regmap_update_bits(rt5677->regmap, RT5677_DMIC_CTRL1,
 659                         RT5677_DMIC_CLK_MASK, idx << RT5677_DMIC_CLK_SFT);
 660         return idx;
 661 }
 662
 663 static int is_sys_clk_from_pll(struct snd_soc_dapm_widget *source,
 664                          struct snd_soc_dapm_widget *sink)
 665 {
 666         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(source->codec);
 667         unsigned int val;
 668
 669         regmap_read(rt5677->regmap, RT5677_GLB_CLK1, &val);
 670         val &= RT5677_SCLK_SRC_MASK;
 671         if (val == RT5677_SCLK_SRC_PLL1)
 672                 return 1;
 673         else
 674                 return 0;
 675 }
 676
 677 /* Digital Mixer */
 678 static const struct snd_kcontrol_new rt5677_sto1_adc_l_mix[] = {
 679         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO1_ADC_MIXER,
 680                         RT5677_M_STO1_ADC_L1_SFT, 1, 1),
 681         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO1_ADC_MIXER,
 682                         RT5677_M_STO1_ADC_L2_SFT, 1, 1),
 683 };
 684
 685 static const struct snd_kcontrol_new rt5677_sto1_adc_r_mix[] = {
 686         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO1_ADC_MIXER,
 687                         RT5677_M_STO1_ADC_R1_SFT, 1, 1),
 688         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO1_ADC_MIXER,
 689                         RT5677_M_STO1_ADC_R2_SFT, 1, 1),
 690 };
 691
 692 static const struct snd_kcontrol_new rt5677_sto2_adc_l_mix[] = {
 693         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO2_ADC_MIXER,
 694                         RT5677_M_STO2_ADC_L1_SFT, 1, 1),
 695         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO2_ADC_MIXER,
 696                         RT5677_M_STO2_ADC_L2_SFT, 1, 1),
 697 };
 698
 699 static const struct snd_kcontrol_new rt5677_sto2_adc_r_mix[] = {
 700         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO2_ADC_MIXER,
 701                         RT5677_M_STO2_ADC_R1_SFT, 1, 1),
 702         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO2_ADC_MIXER,
 703                         RT5677_M_STO2_ADC_R2_SFT, 1, 1),
 704 };
 705
 706 static const struct snd_kcontrol_new rt5677_sto3_adc_l_mix[] = {
 707         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO3_ADC_MIXER,
 708                         RT5677_M_STO3_ADC_L1_SFT, 1, 1),
 709         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO3_ADC_MIXER,
 710                         RT5677_M_STO3_ADC_L2_SFT, 1, 1),
 711 };
 712
 713 static const struct snd_kcontrol_new rt5677_sto3_adc_r_mix[] = {
 714         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO3_ADC_MIXER,
 715                         RT5677_M_STO3_ADC_R1_SFT, 1, 1),
 716         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO3_ADC_MIXER,
 717                         RT5677_M_STO3_ADC_R2_SFT, 1, 1),
 718 };
 719
 720 static const struct snd_kcontrol_new rt5677_sto4_adc_l_mix[] = {
 721         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO4_ADC_MIXER,
 722                         RT5677_M_STO4_ADC_L1_SFT, 1, 1),
 723         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO4_ADC_MIXER,
 724                         RT5677_M_STO4_ADC_L2_SFT, 1, 1),
 725 };
 726
 727 static const struct snd_kcontrol_new rt5677_sto4_adc_r_mix[] = {
 728         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO4_ADC_MIXER,
 729                         RT5677_M_STO4_ADC_R1_SFT, 1, 1),
 730         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO4_ADC_MIXER,
 731                         RT5677_M_STO4_ADC_R2_SFT, 1, 1),
 732 };
 733
 734 static const struct snd_kcontrol_new rt5677_mono_adc_l_mix[] = {
 735         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_MONO_ADC_MIXER,
 736                         RT5677_M_MONO_ADC_L1_SFT, 1, 1),
 737         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_MONO_ADC_MIXER,
 738                         RT5677_M_MONO_ADC_L2_SFT, 1, 1),
 739 };
 740
 741 static const struct snd_kcontrol_new rt5677_mono_adc_r_mix[] = {
 742         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_MONO_ADC_MIXER,
 743                         RT5677_M_MONO_ADC_R1_SFT, 1, 1),
 744         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_MONO_ADC_MIXER,
 745                         RT5677_M_MONO_ADC_R2_SFT, 1, 1),
 746 };
 747
 748 static const struct snd_kcontrol_new rt5677_dac_l_mix[] = {
 749         SOC_DAPM_SINGLE("Stereo ADC Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
 750                         RT5677_M_ADDA_MIXER1_L_SFT, 1, 1),
 751         SOC_DAPM_SINGLE("DAC1 Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
 752                         RT5677_M_DAC1_L_SFT, 1, 1),
 753 };
 754
 755 static const struct snd_kcontrol_new rt5677_dac_r_mix[] = {
 756         SOC_DAPM_SINGLE("Stereo ADC Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
 757                         RT5677_M_ADDA_MIXER1_R_SFT, 1, 1),
 758         SOC_DAPM_SINGLE("DAC1 Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
 759                         RT5677_M_DAC1_R_SFT, 1, 1),
 760 };
 761
 762 static const struct snd_kcontrol_new rt5677_sto1_dac_l_mix[] = {
 763         SOC_DAPM_SINGLE("ST L Switch", RT5677_STO1_DAC_MIXER,
 764                         RT5677_M_ST_DAC1_L_SFT, 1, 1),
 765         SOC_DAPM_SINGLE("DAC1 L Switch", RT5677_STO1_DAC_MIXER,
 766                         RT5677_M_DAC1_L_STO_L_SFT, 1, 1),
 767         SOC_DAPM_SINGLE("DAC2 L Switch", RT5677_STO1_DAC_MIXER,
 768                         RT5677_M_DAC2_L_STO_L_SFT, 1, 1),
 769         SOC_DAPM_SINGLE("DAC1 R Switch", RT5677_STO1_DAC_MIXER,
 770                         RT5677_M_DAC1_R_STO_L_SFT, 1, 1),
 771 };
 772
 773 static const struct snd_kcontrol_new rt5677_sto1_dac_r_mix[] = {
 774         SOC_DAPM_SINGLE("ST R Switch", RT5677_STO1_DAC_MIXER,
 775                         RT5677_M_ST_DAC1_R_SFT, 1, 1),
 776         SOC_DAPM_SINGLE("DAC1 R Switch", RT5677_STO1_DAC_MIXER,
 777                         RT5677_M_DAC1_R_STO_R_SFT, 1, 1),
 778         SOC_DAPM_SINGLE("DAC2 R Switch", RT5677_STO1_DAC_MIXER,
 779                         RT5677_M_DAC2_R_STO_R_SFT, 1, 1),
 780         SOC_DAPM_SINGLE("DAC1 L Switch", RT5677_STO1_DAC_MIXER,
 781                         RT5677_M_DAC1_L_STO_R_SFT, 1, 1),
 782 };
 783
 784 static const struct snd_kcontrol_new rt5677_mono_dac_l_mix[] = {
 785         SOC_DAPM_SINGLE("ST L Switch", RT5677_MONO_DAC_MIXER,
 786                         RT5677_M_ST_DAC2_L_SFT, 1, 1),
 787         SOC_DAPM_SINGLE("DAC1 L Switch", RT5677_MONO_DAC_MIXER,
 788                         RT5677_M_DAC1_L_MONO_L_SFT, 1, 1),
 789         SOC_DAPM_SINGLE("DAC2 L Switch", RT5677_MONO_DAC_MIXER,
 790                         RT5677_M_DAC2_L_MONO_L_SFT, 1, 1),
 791         SOC_DAPM_SINGLE("DAC2 R Switch", RT5677_MONO_DAC_MIXER,
 792                         RT5677_M_DAC2_R_MONO_L_SFT, 1, 1),
 793 };
 794
 795 static const struct snd_kcontrol_new rt5677_mono_dac_r_mix[] = {
 796         SOC_DAPM_SINGLE("ST R Switch", RT5677_MONO_DAC_MIXER,
 797                         RT5677_M_ST_DAC2_R_SFT, 1, 1),
 798         SOC_DAPM_SINGLE("DAC1 R Switch", RT5677_MONO_DAC_MIXER,
 799                         RT5677_M_DAC1_R_MONO_R_SFT, 1, 1),
 800         SOC_DAPM_SINGLE("DAC2 R Switch", RT5677_MONO_DAC_MIXER,
 801                         RT5677_M_DAC2_R_MONO_R_SFT, 1, 1),
 802         SOC_DAPM_SINGLE("DAC2 L Switch", RT5677_MONO_DAC_MIXER,
 803                         RT5677_M_DAC2_L_MONO_R_SFT, 1, 1),
 804 };
 805
 806 static const struct snd_kcontrol_new rt5677_dd1_l_mix[] = {
 807         SOC_DAPM_SINGLE("Sto DAC Mix L Switch", RT5677_DD1_MIXER,
 808                         RT5677_M_STO_L_DD1_L_SFT, 1, 1),
 809         SOC_DAPM_SINGLE("Mono DAC Mix L Switch", RT5677_DD1_MIXER,
 810                         RT5677_M_MONO_L_DD1_L_SFT, 1, 1),
 811         SOC_DAPM_SINGLE("DAC3 L Switch", RT5677_DD1_MIXER,
 812                         RT5677_M_DAC3_L_DD1_L_SFT, 1, 1),
 813         SOC_DAPM_SINGLE("DAC3 R Switch", RT5677_DD1_MIXER,
 814                         RT5677_M_DAC3_R_DD1_L_SFT, 1, 1),
 815 };
 816
 817 static const struct snd_kcontrol_new rt5677_dd1_r_mix[] = {
 818         SOC_DAPM_SINGLE("Sto DAC Mix R Switch", RT5677_DD1_MIXER,
 819                         RT5677_M_STO_R_DD1_R_SFT, 1, 1),
 820         SOC_DAPM_SINGLE("Mono DAC Mix R Switch", RT5677_DD1_MIXER,
 821                         RT5677_M_MONO_R_DD1_R_SFT, 1, 1),
 822         SOC_DAPM_SINGLE("DAC3 R Switch", RT5677_DD1_MIXER,
 823                         RT5677_M_DAC3_R_DD1_R_SFT, 1, 1),
 824         SOC_DAPM_SINGLE("DAC3 L Switch", RT5677_DD1_MIXER,
 825                         RT5677_M_DAC3_L_DD1_R_SFT, 1, 1),
 826 };
 827
 828 static const struct snd_kcontrol_new rt5677_dd2_l_mix[] = {
 829         SOC_DAPM_SINGLE("Sto DAC Mix L Switch", RT5677_DD2_MIXER,
 830                         RT5677_M_STO_L_DD2_L_SFT, 1, 1),
 831         SOC_DAPM_SINGLE("Mono DAC Mix L Switch", RT5677_DD2_MIXER,
 832                         RT5677_M_MONO_L_DD2_L_SFT, 1, 1),
 833         SOC_DAPM_SINGLE("DAC4 L Switch", RT5677_DD2_MIXER,
 834                         RT5677_M_DAC4_L_DD2_L_SFT, 1, 1),
 835         SOC_DAPM_SINGLE("DAC4 R Switch", RT5677_DD2_MIXER,
 836                         RT5677_M_DAC4_R_DD2_L_SFT, 1, 1),
 837 };
 838
 839 static const struct snd_kcontrol_new rt5677_dd2_r_mix[] = {
 840         SOC_DAPM_SINGLE("Sto DAC Mix R Switch", RT5677_DD2_MIXER,
 841                         RT5677_M_STO_R_DD2_R_SFT, 1, 1),
 842         SOC_DAPM_SINGLE("Mono DAC Mix R Switch", RT5677_DD2_MIXER,
 843                         RT5677_M_MONO_R_DD2_R_SFT, 1, 1),
 844         SOC_DAPM_SINGLE("DAC4 R Switch", RT5677_DD2_MIXER,
 845                         RT5677_M_DAC4_R_DD2_R_SFT, 1, 1),
 846         SOC_DAPM_SINGLE("DAC4 L Switch", RT5677_DD2_MIXER,
 847                         RT5677_M_DAC4_L_DD2_R_SFT, 1, 1),
 848 };
 849
 850 static const struct snd_kcontrol_new rt5677_ob_01_mix[] = {
 851         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 852                         RT5677_DSP_IB_01_H_SFT, 1, 1),
 853         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 854                         RT5677_DSP_IB_23_H_SFT, 1, 1),
 855         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 856                         RT5677_DSP_IB_45_H_SFT, 1, 1),
 857         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 858                         RT5677_DSP_IB_6_H_SFT, 1, 1),
 859         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 860                         RT5677_DSP_IB_7_H_SFT, 1, 1),
 861         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 862                         RT5677_DSP_IB_8_H_SFT, 1, 1),
 863         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 864                         RT5677_DSP_IB_9_H_SFT, 1, 1),
 865 };
 866
 867 static const struct snd_kcontrol_new rt5677_ob_23_mix[] = {
 868         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 869                         RT5677_DSP_IB_01_L_SFT, 1, 1),
 870         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 871                         RT5677_DSP_IB_23_L_SFT, 1, 1),
 872         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 873                         RT5677_DSP_IB_45_L_SFT, 1, 1),
 874         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 875                         RT5677_DSP_IB_6_L_SFT, 1, 1),
 876         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 877                         RT5677_DSP_IB_7_L_SFT, 1, 1),
 878         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 879                         RT5677_DSP_IB_8_L_SFT, 1, 1),
 880         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
 881                         RT5677_DSP_IB_9_L_SFT, 1, 1),
 882 };
 883
 884 static const struct snd_kcontrol_new rt5677_ob_4_mix[] = {
 885         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 886                         RT5677_DSP_IB_01_H_SFT, 1, 1),
 887         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 888                         RT5677_DSP_IB_23_H_SFT, 1, 1),
 889         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 890                         RT5677_DSP_IB_45_H_SFT, 1, 1),
 891         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 892                         RT5677_DSP_IB_6_H_SFT, 1, 1),
 893         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 894                         RT5677_DSP_IB_7_H_SFT, 1, 1),
 895         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 896                         RT5677_DSP_IB_8_H_SFT, 1, 1),
 897         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 898                         RT5677_DSP_IB_9_H_SFT, 1, 1),
 899 };
 900
 901 static const struct snd_kcontrol_new rt5677_ob_5_mix[] = {
 902         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 903                         RT5677_DSP_IB_01_L_SFT, 1, 1),
 904         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 905                         RT5677_DSP_IB_23_L_SFT, 1, 1),
 906         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 907                         RT5677_DSP_IB_45_L_SFT, 1, 1),
 908         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 909                         RT5677_DSP_IB_6_L_SFT, 1, 1),
 910         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 911                         RT5677_DSP_IB_7_L_SFT, 1, 1),
 912         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 913                         RT5677_DSP_IB_8_L_SFT, 1, 1),
 914         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
 915                         RT5677_DSP_IB_9_L_SFT, 1, 1),
 916 };
 917
 918 static const struct snd_kcontrol_new rt5677_ob_6_mix[] = {
 919         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 920                         RT5677_DSP_IB_01_H_SFT, 1, 1),
 921         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 922                         RT5677_DSP_IB_23_H_SFT, 1, 1),
 923         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 924                         RT5677_DSP_IB_45_H_SFT, 1, 1),
 925         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 926                         RT5677_DSP_IB_6_H_SFT, 1, 1),
 927         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 928                         RT5677_DSP_IB_7_H_SFT, 1, 1),
 929         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 930                         RT5677_DSP_IB_8_H_SFT, 1, 1),
 931         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 932                         RT5677_DSP_IB_9_H_SFT, 1, 1),
 933 };
 934
 935 static const struct snd_kcontrol_new rt5677_ob_7_mix[] = {
 936         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 937                         RT5677_DSP_IB_01_L_SFT, 1, 1),
 938         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 939                         RT5677_DSP_IB_23_L_SFT, 1, 1),
 940         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 941                         RT5677_DSP_IB_45_L_SFT, 1, 1),
 942         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 943                         RT5677_DSP_IB_6_L_SFT, 1, 1),
 944         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 945                         RT5677_DSP_IB_7_L_SFT, 1, 1),
 946         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 947                         RT5677_DSP_IB_8_L_SFT, 1, 1),
 948         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
 949                         RT5677_DSP_IB_9_L_SFT, 1, 1),
 950 };
 951
 952
 953 /* Mux */
 954 /* DAC1 L/R source */ /* MX-29 [10:8] */
 955 static const char * const rt5677_dac1_src[] = {
 956         "IF1 DAC 01", "IF2 DAC 01", "IF3 DAC LR", "IF4 DAC LR", "SLB DAC 01",
 957         "OB 01"
 958 };
 959
 960 static SOC_ENUM_SINGLE_DECL(
 961         rt5677_dac1_enum, RT5677_ADC_IF_DSP_DAC1_MIXER,
 962         RT5677_DAC1_L_SEL_SFT, rt5677_dac1_src);
 963
 964 static const struct snd_kcontrol_new rt5677_dac1_mux =
 965         SOC_DAPM_ENUM("DAC1 source", rt5677_dac1_enum);
 966
 967 /* ADDA1 L/R source */ /* MX-29 [1:0] */
 968 static const char * const rt5677_adda1_src[] = {
 969         "STO1 ADC MIX", "STO2 ADC MIX", "OB 67",
 970 };
 971
 972 static SOC_ENUM_SINGLE_DECL(
 973         rt5677_adda1_enum, RT5677_ADC_IF_DSP_DAC1_MIXER,
 974         RT5677_ADDA1_SEL_SFT, rt5677_adda1_src);
 975
 976 static const struct snd_kcontrol_new rt5677_adda1_mux =
 977         SOC_DAPM_ENUM("ADDA1 source", rt5677_adda1_enum);
 978
 979
 980 /*DAC2 L/R source*/ /* MX-1B [6:4] [2:0] */
 981 static const char * const rt5677_dac2l_src[] = {
 982         "IF1 DAC 2", "IF2 DAC 2", "IF3 DAC L", "IF4 DAC L", "SLB DAC 2",
 983         "OB 2",
 984 };
 985
 986 static SOC_ENUM_SINGLE_DECL(
 987         rt5677_dac2l_enum, RT5677_IF_DSP_DAC2_MIXER,
 988         RT5677_SEL_DAC2_L_SRC_SFT, rt5677_dac2l_src);
 989
 990 static const struct snd_kcontrol_new rt5677_dac2_l_mux =
 991         SOC_DAPM_ENUM("DAC2 L source", rt5677_dac2l_enum);
 992
 993 static const char * const rt5677_dac2r_src[] = {
 994         "IF1 DAC 3", "IF2 DAC 3", "IF3 DAC R", "IF4 DAC R", "SLB DAC 3",
 995         "OB 3", "Haptic Generator", "VAD ADC"
 996 };
 997
 998 static SOC_ENUM_SINGLE_DECL(
 999         rt5677_dac2r_enum, RT5677_IF_DSP_DAC2_MIXER,
1000         RT5677_SEL_DAC2_R_SRC_SFT, rt5677_dac2r_src);
1001
1002 static const struct snd_kcontrol_new rt5677_dac2_r_mux =
1003         SOC_DAPM_ENUM("DAC2 R source", rt5677_dac2r_enum);
1004
1005 /*DAC3 L/R source*/ /* MX-16 [6:4] [2:0] */
1006 static const char * const rt5677_dac3l_src[] = {
1007         "IF1 DAC 4", "IF2 DAC 4", "IF3 DAC L", "IF4 DAC L",
1008         "SLB DAC 4", "OB 4"
1009 };
1010
1011 static SOC_ENUM_SINGLE_DECL(
1012         rt5677_dac3l_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1013         RT5677_SEL_DAC3_L_SRC_SFT, rt5677_dac3l_src);
1014
1015 static const struct snd_kcontrol_new rt5677_dac3_l_mux =
1016         SOC_DAPM_ENUM("DAC3 L source", rt5677_dac3l_enum);
1017
1018 static const char * const rt5677_dac3r_src[] = {
1019         "IF1 DAC 5", "IF2 DAC 5", "IF3 DAC R", "IF4 DAC R",
1020         "SLB DAC 5", "OB 5"
1021 };
1022
1023 static SOC_ENUM_SINGLE_DECL(
1024         rt5677_dac3r_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1025         RT5677_SEL_DAC3_R_SRC_SFT, rt5677_dac3r_src);
1026
1027 static const struct snd_kcontrol_new rt5677_dac3_r_mux =
1028         SOC_DAPM_ENUM("DAC3 R source", rt5677_dac3r_enum);
1029
1030 /*DAC4 L/R source*/ /* MX-16 [14:12] [10:8] */
1031 static const char * const rt5677_dac4l_src[] = {
1032         "IF1 DAC 6", "IF2 DAC 6", "IF3 DAC L", "IF4 DAC L",
1033         "SLB DAC 6", "OB 6"
1034 };
1035
1036 static SOC_ENUM_SINGLE_DECL(
1037         rt5677_dac4l_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1038         RT5677_SEL_DAC4_L_SRC_SFT, rt5677_dac4l_src);
1039
1040 static const struct snd_kcontrol_new rt5677_dac4_l_mux =
1041         SOC_DAPM_ENUM("DAC4 L source", rt5677_dac4l_enum);
1042
1043 static const char * const rt5677_dac4r_src[] = {
1044         "IF1 DAC 7", "IF2 DAC 7", "IF3 DAC R", "IF4 DAC R",
1045         "SLB DAC 7", "OB 7"
1046 };
1047
1048 static SOC_ENUM_SINGLE_DECL(
1049         rt5677_dac4r_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1050         RT5677_SEL_DAC4_R_SRC_SFT, rt5677_dac4r_src);
1051
1052 static const struct snd_kcontrol_new rt5677_dac4_r_mux =
1053         SOC_DAPM_ENUM("DAC4 R source", rt5677_dac4r_enum);
1054
1055 /* In/OutBound Source Pass SRC */ /* MX-A5 [3] [4] [0] [1] [2] */
1056 static const char * const rt5677_iob_bypass_src[] = {
1057         "Bypass", "Pass SRC"
1058 };
1059
1060 static SOC_ENUM_SINGLE_DECL(
1061         rt5677_ob01_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1062         RT5677_SEL_SRC_OB01_SFT, rt5677_iob_bypass_src);
1063
1064 static const struct snd_kcontrol_new rt5677_ob01_bypass_src_mux =
1065         SOC_DAPM_ENUM("OB01 Bypass source", rt5677_ob01_bypass_src_enum);
1066
1067 static SOC_ENUM_SINGLE_DECL(
1068         rt5677_ob23_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1069         RT5677_SEL_SRC_OB23_SFT, rt5677_iob_bypass_src);
1070
1071 static const struct snd_kcontrol_new rt5677_ob23_bypass_src_mux =
1072         SOC_DAPM_ENUM("OB23 Bypass source", rt5677_ob23_bypass_src_enum);
1073
1074 static SOC_ENUM_SINGLE_DECL(
1075         rt5677_ib01_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1076         RT5677_SEL_SRC_IB01_SFT, rt5677_iob_bypass_src);
1077
1078 static const struct snd_kcontrol_new rt5677_ib01_bypass_src_mux =
1079         SOC_DAPM_ENUM("IB01 Bypass source", rt5677_ib01_bypass_src_enum);
1080
1081 static SOC_ENUM_SINGLE_DECL(
1082         rt5677_ib23_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1083         RT5677_SEL_SRC_IB23_SFT, rt5677_iob_bypass_src);
1084
1085 static const struct snd_kcontrol_new rt5677_ib23_bypass_src_mux =
1086         SOC_DAPM_ENUM("IB23 Bypass source", rt5677_ib23_bypass_src_enum);
1087
1088 static SOC_ENUM_SINGLE_DECL(
1089         rt5677_ib45_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1090         RT5677_SEL_SRC_IB45_SFT, rt5677_iob_bypass_src);
1091
1092 static const struct snd_kcontrol_new rt5677_ib45_bypass_src_mux =
1093         SOC_DAPM_ENUM("IB45 Bypass source", rt5677_ib45_bypass_src_enum);
1094
1095 /* Stereo ADC Source 2 */ /* MX-27 MX26  MX25 [11:10] */
1096 static const char * const rt5677_stereo_adc2_src[] = {
1097         "DD MIX1", "DMIC", "Stereo DAC MIX"
1098 };
1099
1100 static SOC_ENUM_SINGLE_DECL(
1101         rt5677_stereo1_adc2_enum, RT5677_STO1_ADC_MIXER,
1102         RT5677_SEL_STO1_ADC2_SFT, rt5677_stereo_adc2_src);
1103
1104 static const struct snd_kcontrol_new rt5677_sto1_adc2_mux =
1105         SOC_DAPM_ENUM("Stereo1 ADC2 source", rt5677_stereo1_adc2_enum);
1106
1107 static SOC_ENUM_SINGLE_DECL(
1108         rt5677_stereo2_adc2_enum, RT5677_STO2_ADC_MIXER,
1109         RT5677_SEL_STO2_ADC2_SFT, rt5677_stereo_adc2_src);
1110
1111 static const struct snd_kcontrol_new rt5677_sto2_adc2_mux =
1112         SOC_DAPM_ENUM("Stereo2 ADC2 source", rt5677_stereo2_adc2_enum);
1113
1114 static SOC_ENUM_SINGLE_DECL(
1115         rt5677_stereo3_adc2_enum, RT5677_STO3_ADC_MIXER,
1116         RT5677_SEL_STO3_ADC2_SFT, rt5677_stereo_adc2_src);
1117
1118 static const struct snd_kcontrol_new rt5677_sto3_adc2_mux =
1119         SOC_DAPM_ENUM("Stereo3 ADC2 source", rt5677_stereo3_adc2_enum);
1120
1121 /* DMIC Source */ /* MX-28 [9:8][1:0] MX-27 MX-26 MX-25 MX-24 [9:8] */
1122 static const char * const rt5677_dmic_src[] = {
1123         "DMIC1", "DMIC2", "DMIC3", "DMIC4"
1124 };
1125
1126 static SOC_ENUM_SINGLE_DECL(
1127         rt5677_mono_dmic_l_enum, RT5677_MONO_ADC_MIXER,
1128         RT5677_SEL_MONO_DMIC_L_SFT, rt5677_dmic_src);
1129
1130 static const struct snd_kcontrol_new rt5677_mono_dmic_l_mux =
1131         SOC_DAPM_ENUM("Mono DMIC L source", rt5677_mono_dmic_l_enum);
1132
1133 static SOC_ENUM_SINGLE_DECL(
1134         rt5677_mono_dmic_r_enum, RT5677_MONO_ADC_MIXER,
1135         RT5677_SEL_MONO_DMIC_R_SFT, rt5677_dmic_src);
1136
1137 static const struct snd_kcontrol_new rt5677_mono_dmic_r_mux =
1138         SOC_DAPM_ENUM("Mono DMIC R source", rt5677_mono_dmic_r_enum);
1139
1140 static SOC_ENUM_SINGLE_DECL(
1141         rt5677_stereo1_dmic_enum, RT5677_STO1_ADC_MIXER,
1142         RT5677_SEL_STO1_DMIC_SFT, rt5677_dmic_src);
1143
1144 static const struct snd_kcontrol_new rt5677_sto1_dmic_mux =
1145         SOC_DAPM_ENUM("Stereo1 DMIC source", rt5677_stereo1_dmic_enum);
1146
1147 static SOC_ENUM_SINGLE_DECL(
1148         rt5677_stereo2_dmic_enum, RT5677_STO2_ADC_MIXER,
1149         RT5677_SEL_STO2_DMIC_SFT, rt5677_dmic_src);
1150
1151 static const struct snd_kcontrol_new rt5677_sto2_dmic_mux =
1152         SOC_DAPM_ENUM("Stereo2 DMIC source", rt5677_stereo2_dmic_enum);
1153
1154 static SOC_ENUM_SINGLE_DECL(
1155         rt5677_stereo3_dmic_enum, RT5677_STO3_ADC_MIXER,
1156         RT5677_SEL_STO3_DMIC_SFT, rt5677_dmic_src);
1157
1158 static const struct snd_kcontrol_new rt5677_sto3_dmic_mux =
1159         SOC_DAPM_ENUM("Stereo3 DMIC source", rt5677_stereo3_dmic_enum);
1160
1161 static SOC_ENUM_SINGLE_DECL(
1162         rt5677_stereo4_dmic_enum, RT5677_STO4_ADC_MIXER,
1163         RT5677_SEL_STO4_DMIC_SFT, rt5677_dmic_src);
1164
1165 static const struct snd_kcontrol_new rt5677_sto4_dmic_mux =
1166         SOC_DAPM_ENUM("Stereo4 DMIC source", rt5677_stereo4_dmic_enum);
1167
1168 /* Stereo2 ADC source */ /* MX-26 [0] */
1169 static const char * const rt5677_stereo2_adc_lr_src[] = {
1170         "L", "LR"
1171 };
1172
1173 static SOC_ENUM_SINGLE_DECL(
1174         rt5677_stereo2_adc_lr_enum, RT5677_STO2_ADC_MIXER,
1175         RT5677_SEL_STO2_LR_MIX_SFT, rt5677_stereo2_adc_lr_src);
1176
1177 static const struct snd_kcontrol_new rt5677_sto2_adc_lr_mux =
1178         SOC_DAPM_ENUM("Stereo2 ADC LR source", rt5677_stereo2_adc_lr_enum);
1179
1180 /* Stereo1 ADC Source 1 */ /* MX-27 MX26  MX25 [13:12] */
1181 static const char * const rt5677_stereo_adc1_src[] = {
1182         "DD MIX1", "ADC1/2", "Stereo DAC MIX"
1183 };
1184
1185 static SOC_ENUM_SINGLE_DECL(
1186         rt5677_stereo1_adc1_enum, RT5677_STO1_ADC_MIXER,
1187         RT5677_SEL_STO1_ADC1_SFT, rt5677_stereo_adc1_src);
1188
1189 static const struct snd_kcontrol_new rt5677_sto1_adc1_mux =
1190         SOC_DAPM_ENUM("Stereo1 ADC1 source", rt5677_stereo1_adc1_enum);
1191
1192 static SOC_ENUM_SINGLE_DECL(
1193         rt5677_stereo2_adc1_enum, RT5677_STO2_ADC_MIXER,
1194         RT5677_SEL_STO2_ADC1_SFT, rt5677_stereo_adc1_src);
1195
1196 static const struct snd_kcontrol_new rt5677_sto2_adc1_mux =
1197         SOC_DAPM_ENUM("Stereo2 ADC1 source", rt5677_stereo2_adc1_enum);
1198
1199 static SOC_ENUM_SINGLE_DECL(
1200         rt5677_stereo3_adc1_enum, RT5677_STO3_ADC_MIXER,
1201         RT5677_SEL_STO3_ADC1_SFT, rt5677_stereo_adc1_src);
1202
1203 static const struct snd_kcontrol_new rt5677_sto3_adc1_mux =
1204         SOC_DAPM_ENUM("Stereo3 ADC1 source", rt5677_stereo3_adc1_enum);
1205
1206 /* Mono ADC Left source 2 */ /* MX-28 [11:10] */
1207 static const char * const rt5677_mono_adc2_l_src[] = {
1208         "DD MIX1L", "DMIC", "MONO DAC MIXL"
1209 };
1210
1211 static SOC_ENUM_SINGLE_DECL(
1212         rt5677_mono_adc2_l_enum, RT5677_MONO_ADC_MIXER,
1213         RT5677_SEL_MONO_ADC_L2_SFT, rt5677_mono_adc2_l_src);
1214
1215 static const struct snd_kcontrol_new rt5677_mono_adc2_l_mux =
1216         SOC_DAPM_ENUM("Mono ADC2 L source", rt5677_mono_adc2_l_enum);
1217
1218 /* Mono ADC Left source 1 */ /* MX-28 [13:12] */
1219 static const char * const rt5677_mono_adc1_l_src[] = {
1220         "DD MIX1L", "ADC1", "MONO DAC MIXL"
1221 };
1222
1223 static SOC_ENUM_SINGLE_DECL(
1224         rt5677_mono_adc1_l_enum, RT5677_MONO_ADC_MIXER,
1225         RT5677_SEL_MONO_ADC_L1_SFT, rt5677_mono_adc1_l_src);
1226
1227 static const struct snd_kcontrol_new rt5677_mono_adc1_l_mux =
1228         SOC_DAPM_ENUM("Mono ADC1 L source", rt5677_mono_adc1_l_enum);
1229
1230 /* Mono ADC Right source 2 */ /* MX-28 [3:2] */
1231 static const char * const rt5677_mono_adc2_r_src[] = {
1232         "DD MIX1R", "DMIC", "MONO DAC MIXR"
1233 };
1234
1235 static SOC_ENUM_SINGLE_DECL(
1236         rt5677_mono_adc2_r_enum, RT5677_MONO_ADC_MIXER,
1237         RT5677_SEL_MONO_ADC_R2_SFT, rt5677_mono_adc2_r_src);
1238
1239 static const struct snd_kcontrol_new rt5677_mono_adc2_r_mux =
1240         SOC_DAPM_ENUM("Mono ADC2 R source", rt5677_mono_adc2_r_enum);
1241
1242 /* Mono ADC Right source 1 */ /* MX-28 [5:4] */
1243 static const char * const rt5677_mono_adc1_r_src[] = {
1244         "DD MIX1R", "ADC2", "MONO DAC MIXR"
1245 };
1246
1247 static SOC_ENUM_SINGLE_DECL(
1248         rt5677_mono_adc1_r_enum, RT5677_MONO_ADC_MIXER,
1249         RT5677_SEL_MONO_ADC_R1_SFT, rt5677_mono_adc1_r_src);
1250
1251 static const struct snd_kcontrol_new rt5677_mono_adc1_r_mux =
1252         SOC_DAPM_ENUM("Mono ADC1 R source", rt5677_mono_adc1_r_enum);
1253
1254 /* Stereo4 ADC Source 2 */ /* MX-24 [11:10] */
1255 static const char * const rt5677_stereo4_adc2_src[] = {
1256         "DD MIX1", "DMIC", "DD MIX2"
1257 };
1258
1259 static SOC_ENUM_SINGLE_DECL(
1260         rt5677_stereo4_adc2_enum, RT5677_STO4_ADC_MIXER,
1261         RT5677_SEL_STO4_ADC2_SFT, rt5677_stereo4_adc2_src);
1262
1263 static const struct snd_kcontrol_new rt5677_sto4_adc2_mux =
1264         SOC_DAPM_ENUM("Stereo4 ADC2 source", rt5677_stereo4_adc2_enum);
1265
1266
1267 /* Stereo4 ADC Source 1 */ /* MX-24 [13:12] */
1268 static const char * const rt5677_stereo4_adc1_src[] = {
1269         "DD MIX1", "ADC1/2", "DD MIX2"
1270 };
1271
1272 static SOC_ENUM_SINGLE_DECL(
1273         rt5677_stereo4_adc1_enum, RT5677_STO4_ADC_MIXER,
1274         RT5677_SEL_STO4_ADC1_SFT, rt5677_stereo4_adc1_src);
1275
1276 static const struct snd_kcontrol_new rt5677_sto4_adc1_mux =
1277         SOC_DAPM_ENUM("Stereo4 ADC1 source", rt5677_stereo4_adc1_enum);
1278
1279 /* InBound0/1 Source */ /* MX-A3 [14:12] */
1280 static const char * const rt5677_inbound01_src[] = {
1281         "IF1 DAC 01", "IF2 DAC 01", "SLB DAC 01", "STO1 ADC MIX",
1282         "VAD ADC/DAC1 FS"
1283 };
1284
1285 static SOC_ENUM_SINGLE_DECL(
1286         rt5677_inbound01_enum, RT5677_DSP_INB_CTRL1,
1287         RT5677_IB01_SRC_SFT, rt5677_inbound01_src);
1288
1289 static const struct snd_kcontrol_new rt5677_ib01_src_mux =
1290         SOC_DAPM_ENUM("InBound0/1 Source", rt5677_inbound01_enum);
1291
1292 /* InBound2/3 Source */ /* MX-A3 [10:8] */
1293 static const char * const rt5677_inbound23_src[] = {
1294         "IF1 DAC 23", "IF2 DAC 23", "SLB DAC 23", "STO2 ADC MIX",
1295         "DAC1 FS", "IF4 DAC"
1296 };
1297
1298 static SOC_ENUM_SINGLE_DECL(
1299         rt5677_inbound23_enum, RT5677_DSP_INB_CTRL1,
1300         RT5677_IB23_SRC_SFT, rt5677_inbound23_src);
1301
1302 static const struct snd_kcontrol_new rt5677_ib23_src_mux =
1303         SOC_DAPM_ENUM("InBound2/3 Source", rt5677_inbound23_enum);
1304
1305 /* InBound4/5 Source */ /* MX-A3 [6:4] */
1306 static const char * const rt5677_inbound45_src[] = {
1307         "IF1 DAC 45", "IF2 DAC 45", "SLB DAC 45", "STO3 ADC MIX",
1308         "IF3 DAC"
1309 };
1310
1311 static SOC_ENUM_SINGLE_DECL(
1312         rt5677_inbound45_enum, RT5677_DSP_INB_CTRL1,
1313         RT5677_IB45_SRC_SFT, rt5677_inbound45_src);
1314
1315 static const struct snd_kcontrol_new rt5677_ib45_src_mux =
1316         SOC_DAPM_ENUM("InBound4/5 Source", rt5677_inbound45_enum);
1317
1318 /* InBound6 Source */ /* MX-A3 [2:0] */
1319 static const char * const rt5677_inbound6_src[] = {
1320         "IF1 DAC 6", "IF2 DAC 6", "SLB DAC 6", "STO4 ADC MIX L",
1321         "IF4 DAC L", "STO1 ADC MIX L", "STO2 ADC MIX L", "STO3 ADC MIX L"
1322 };
1323
1324 static SOC_ENUM_SINGLE_DECL(
1325         rt5677_inbound6_enum, RT5677_DSP_INB_CTRL1,
1326         RT5677_IB6_SRC_SFT, rt5677_inbound6_src);
1327
1328 static const struct snd_kcontrol_new rt5677_ib6_src_mux =
1329         SOC_DAPM_ENUM("InBound6 Source", rt5677_inbound6_enum);
1330
1331 /* InBound7 Source */ /* MX-A4 [14:12] */
1332 static const char * const rt5677_inbound7_src[] = {
1333         "IF1 DAC 7", "IF2 DAC 7", "SLB DAC 7", "STO4 ADC MIX R",
1334         "IF4 DAC R", "STO1 ADC MIX R", "STO2 ADC MIX R", "STO3 ADC MIX R"
1335 };
1336
1337 static SOC_ENUM_SINGLE_DECL(
1338         rt5677_inbound7_enum, RT5677_DSP_INB_CTRL2,
1339         RT5677_IB7_SRC_SFT, rt5677_inbound7_src);
1340
1341 static const struct snd_kcontrol_new rt5677_ib7_src_mux =
1342         SOC_DAPM_ENUM("InBound7 Source", rt5677_inbound7_enum);
1343
1344 /* InBound8 Source */ /* MX-A4 [10:8] */
1345 static const char * const rt5677_inbound8_src[] = {
1346         "STO1 ADC MIX L", "STO2 ADC MIX L", "STO3 ADC MIX L", "STO4 ADC MIX L",
1347         "MONO ADC MIX L", "DACL1 FS"
1348 };
1349
1350 static SOC_ENUM_SINGLE_DECL(
1351         rt5677_inbound8_enum, RT5677_DSP_INB_CTRL2,
1352         RT5677_IB8_SRC_SFT, rt5677_inbound8_src);
1353
1354 static const struct snd_kcontrol_new rt5677_ib8_src_mux =
1355         SOC_DAPM_ENUM("InBound8 Source", rt5677_inbound8_enum);
1356
1357 /* InBound9 Source */ /* MX-A4 [6:4] */
1358 static const char * const rt5677_inbound9_src[] = {
1359         "STO1 ADC MIX R", "STO2 ADC MIX R", "STO3 ADC MIX R", "STO4 ADC MIX R",
1360         "MONO ADC MIX R", "DACR1 FS", "DAC1 FS"
1361 };
1362
1363 static SOC_ENUM_SINGLE_DECL(
1364         rt5677_inbound9_enum, RT5677_DSP_INB_CTRL2,
1365         RT5677_IB9_SRC_SFT, rt5677_inbound9_src);
1366
1367 static const struct snd_kcontrol_new rt5677_ib9_src_mux =
1368         SOC_DAPM_ENUM("InBound9 Source", rt5677_inbound9_enum);
1369
1370 /* VAD Source */ /* MX-9F [6:4] */
1371 static const char * const rt5677_vad_src[] = {
1372         "STO1 ADC MIX L", "MONO ADC MIX L", "MONO ADC MIX R", "STO2 ADC MIX L",
1373         "STO3 ADC MIX L"
1374 };
1375
1376 static SOC_ENUM_SINGLE_DECL(
1377         rt5677_vad_enum, RT5677_VAD_CTRL4,
1378         RT5677_VAD_SRC_SFT, rt5677_vad_src);
1379
1380 static const struct snd_kcontrol_new rt5677_vad_src_mux =
1381         SOC_DAPM_ENUM("VAD Source", rt5677_vad_enum);
1382
1383 /* Sidetone Source */ /* MX-13 [11:9] */
1384 static const char * const rt5677_sidetone_src[] = {
1385         "DMIC1 L", "DMIC2 L", "DMIC3 L", "DMIC4 L", "ADC1", "ADC2"
1386 };
1387
1388 static SOC_ENUM_SINGLE_DECL(
1389         rt5677_sidetone_enum, RT5677_SIDETONE_CTRL,
1390         RT5677_ST_SEL_SFT, rt5677_sidetone_src);
1391
1392 static const struct snd_kcontrol_new rt5677_sidetone_mux =
1393         SOC_DAPM_ENUM("Sidetone Source", rt5677_sidetone_enum);
1394
1395 /* DAC1/2 Source */ /* MX-15 [1:0] */
1396 static const char * const rt5677_dac12_src[] = {
1397         "STO1 DAC MIX", "MONO DAC MIX", "DD MIX1", "DD MIX2"
1398 };
1399
1400 static SOC_ENUM_SINGLE_DECL(
1401         rt5677_dac12_enum, RT5677_ANA_DAC1_2_3_SRC,
1402         RT5677_ANA_DAC1_2_SRC_SEL_SFT, rt5677_dac12_src);
1403
1404 static const struct snd_kcontrol_new rt5677_dac12_mux =
1405         SOC_DAPM_ENUM("Analog DAC1/2 Source", rt5677_dac12_enum);
1406
1407 /* DAC3 Source */ /* MX-15 [5:4] */
1408 static const char * const rt5677_dac3_src[] = {
1409         "MONO DAC MIXL", "MONO DAC MIXR", "DD MIX1L", "DD MIX2L"
1410 };
1411
1412 static SOC_ENUM_SINGLE_DECL(
1413         rt5677_dac3_enum, RT5677_ANA_DAC1_2_3_SRC,
1414         RT5677_ANA_DAC3_SRC_SEL_SFT, rt5677_dac3_src);
1415
1416 static const struct snd_kcontrol_new rt5677_dac3_mux =
1417         SOC_DAPM_ENUM("Analog DAC3 Source", rt5677_dac3_enum);
1418
1419 /* PDM channel source */ /* MX-31 [13:12][9:8][5:4][1:0] */
1420 static const char * const rt5677_pdm_src[] = {
1421         "STO1 DAC MIX", "MONO DAC MIX", "DD MIX1", "DD MIX2"
1422 };
1423
1424 static SOC_ENUM_SINGLE_DECL(
1425         rt5677_pdm1_l_enum, RT5677_PDM_OUT_CTRL,
1426         RT5677_SEL_PDM1_L_SFT, rt5677_pdm_src);
1427
1428 static const struct snd_kcontrol_new rt5677_pdm1_l_mux =
1429         SOC_DAPM_ENUM("PDM1 source", rt5677_pdm1_l_enum);
1430
1431 static SOC_ENUM_SINGLE_DECL(
1432         rt5677_pdm2_l_enum, RT5677_PDM_OUT_CTRL,
1433         RT5677_SEL_PDM2_L_SFT, rt5677_pdm_src);
1434
1435 static const struct snd_kcontrol_new rt5677_pdm2_l_mux =
1436         SOC_DAPM_ENUM("PDM2 source", rt5677_pdm2_l_enum);
1437
1438 static SOC_ENUM_SINGLE_DECL(
1439         rt5677_pdm1_r_enum, RT5677_PDM_OUT_CTRL,
1440         RT5677_SEL_PDM1_R_SFT, rt5677_pdm_src);
1441
1442 static const struct snd_kcontrol_new rt5677_pdm1_r_mux =
1443         SOC_DAPM_ENUM("PDM1 source", rt5677_pdm1_r_enum);
1444
1445 static SOC_ENUM_SINGLE_DECL(
1446         rt5677_pdm2_r_enum, RT5677_PDM_OUT_CTRL,
1447         RT5677_SEL_PDM2_R_SFT, rt5677_pdm_src);
1448
1449 static const struct snd_kcontrol_new rt5677_pdm2_r_mux =
1450         SOC_DAPM_ENUM("PDM2 source", rt5677_pdm2_r_enum);
1451
1452 /* TDM IF1/2 SLB ADC1 Data Selection */ /* MX-3C MX-41 [5:4] MX-08 [1:0]*/
1453 static const char * const rt5677_if12_adc1_src[] = {
1454         "STO1 ADC MIX", "OB01", "VAD ADC"
1455 };
1456
1457 static SOC_ENUM_SINGLE_DECL(
1458         rt5677_if1_adc1_enum, RT5677_TDM1_CTRL2,
1459         RT5677_IF1_ADC1_SFT, rt5677_if12_adc1_src);
1460
1461 static const struct snd_kcontrol_new rt5677_if1_adc1_mux =
1462         SOC_DAPM_ENUM("IF1 ADC1 source", rt5677_if1_adc1_enum);
1463
1464 static SOC_ENUM_SINGLE_DECL(
1465         rt5677_if2_adc1_enum, RT5677_TDM2_CTRL2,
1466         RT5677_IF2_ADC1_SFT, rt5677_if12_adc1_src);
1467
1468 static const struct snd_kcontrol_new rt5677_if2_adc1_mux =
1469         SOC_DAPM_ENUM("IF2 ADC1 source", rt5677_if2_adc1_enum);
1470
1471 static SOC_ENUM_SINGLE_DECL(
1472         rt5677_slb_adc1_enum, RT5677_SLIMBUS_RX,
1473         RT5677_SLB_ADC1_SFT, rt5677_if12_adc1_src);
1474
1475 static const struct snd_kcontrol_new rt5677_slb_adc1_mux =
1476         SOC_DAPM_ENUM("SLB ADC1 source", rt5677_slb_adc1_enum);
1477
1478 /* TDM IF1/2 SLB ADC2 Data Selection */ /* MX-3C MX-41 [7:6] MX-08 [3:2] */
1479 static const char * const rt5677_if12_adc2_src[] = {
1480         "STO2 ADC MIX", "OB23"
1481 };
1482
1483 static SOC_ENUM_SINGLE_DECL(
1484         rt5677_if1_adc2_enum, RT5677_TDM1_CTRL2,
1485         RT5677_IF1_ADC2_SFT, rt5677_if12_adc2_src);
1486
1487 static const struct snd_kcontrol_new rt5677_if1_adc2_mux =
1488         SOC_DAPM_ENUM("IF1 ADC2 source", rt5677_if1_adc2_enum);
1489
1490 static SOC_ENUM_SINGLE_DECL(
1491         rt5677_if2_adc2_enum, RT5677_TDM2_CTRL2,
1492         RT5677_IF2_ADC2_SFT, rt5677_if12_adc2_src);
1493
1494 static const struct snd_kcontrol_new rt5677_if2_adc2_mux =
1495         SOC_DAPM_ENUM("IF2 ADC2 source", rt5677_if2_adc2_enum);
1496
1497 static SOC_ENUM_SINGLE_DECL(
1498         rt5677_slb_adc2_enum, RT5677_SLIMBUS_RX,
1499         RT5677_SLB_ADC2_SFT, rt5677_if12_adc2_src);
1500
1501 static const struct snd_kcontrol_new rt5677_slb_adc2_mux =
1502         SOC_DAPM_ENUM("SLB ADC2 source", rt5677_slb_adc2_enum);
1503
1504 /* TDM IF1/2 SLB ADC3 Data Selection */ /* MX-3C MX-41 [9:8] MX-08 [5:4] */
1505 static const char * const rt5677_if12_adc3_src[] = {
1506         "STO3 ADC MIX", "MONO ADC MIX", "OB45"
1507 };
1508
1509 static SOC_ENUM_SINGLE_DECL(
1510         rt5677_if1_adc3_enum, RT5677_TDM1_CTRL2,
1511         RT5677_IF1_ADC3_SFT, rt5677_if12_adc3_src);
1512
1513 static const struct snd_kcontrol_new rt5677_if1_adc3_mux =
1514         SOC_DAPM_ENUM("IF1 ADC3 source", rt5677_if1_adc3_enum);
1515
1516 static SOC_ENUM_SINGLE_DECL(
1517         rt5677_if2_adc3_enum, RT5677_TDM2_CTRL2,
1518         RT5677_IF2_ADC3_SFT, rt5677_if12_adc3_src);
1519
1520 static const struct snd_kcontrol_new rt5677_if2_adc3_mux =
1521         SOC_DAPM_ENUM("IF2 ADC3 source", rt5677_if2_adc3_enum);
1522
1523 static SOC_ENUM_SINGLE_DECL(
1524         rt5677_slb_adc3_enum, RT5677_SLIMBUS_RX,
1525         RT5677_SLB_ADC3_SFT, rt5677_if12_adc3_src);
1526
1527 static const struct snd_kcontrol_new rt5677_slb_adc3_mux =
1528         SOC_DAPM_ENUM("SLB ADC3 source", rt5677_slb_adc3_enum);
1529
1530 /* TDM IF1/2 SLB ADC4 Data Selection */ /* MX-3C MX-41 [11:10]  MX-08 [7:6] */
1531 static const char * const rt5677_if12_adc4_src[] = {
1532         "STO4 ADC MIX", "OB67", "OB01"
1533 };
1534
1535 static SOC_ENUM_SINGLE_DECL(
1536         rt5677_if1_adc4_enum, RT5677_TDM1_CTRL2,
1537         RT5677_IF1_ADC4_SFT, rt5677_if12_adc4_src);
1538
1539 static const struct snd_kcontrol_new rt5677_if1_adc4_mux =
1540         SOC_DAPM_ENUM("IF1 ADC4 source", rt5677_if1_adc4_enum);
1541
1542 static SOC_ENUM_SINGLE_DECL(
1543         rt5677_if2_adc4_enum, RT5677_TDM2_CTRL2,
1544         RT5677_IF2_ADC4_SFT, rt5677_if12_adc4_src);
1545
1546 static const struct snd_kcontrol_new rt5677_if2_adc4_mux =
1547         SOC_DAPM_ENUM("IF2 ADC4 source", rt5677_if2_adc4_enum);
1548
1549 static SOC_ENUM_SINGLE_DECL(
1550         rt5677_slb_adc4_enum, RT5677_SLIMBUS_RX,
1551         RT5677_SLB_ADC4_SFT, rt5677_if12_adc4_src);
1552
1553 static const struct snd_kcontrol_new rt5677_slb_adc4_mux =
1554         SOC_DAPM_ENUM("SLB ADC4 source", rt5677_slb_adc4_enum);
1555
1556 /* Interface3/4 ADC Data Input */ /* MX-2F [3:0] MX-30 [7:4]*/
1557 static const char * const rt5677_if34_adc_src[] = {
1558         "STO1 ADC MIX", "STO2 ADC MIX", "STO3 ADC MIX", "STO4 ADC MIX",
1559         "MONO ADC MIX", "OB01", "OB23", "VAD ADC"
1560 };
1561
1562 static SOC_ENUM_SINGLE_DECL(
1563         rt5677_if3_adc_enum, RT5677_IF3_DATA,
1564         RT5677_IF3_ADC_IN_SFT, rt5677_if34_adc_src);
1565
1566 static const struct snd_kcontrol_new rt5677_if3_adc_mux =
1567         SOC_DAPM_ENUM("IF3 ADC source", rt5677_if3_adc_enum);
1568
1569 static SOC_ENUM_SINGLE_DECL(
1570         rt5677_if4_adc_enum, RT5677_IF4_DATA,
1571         RT5677_IF4_ADC_IN_SFT, rt5677_if34_adc_src);
1572
1573 static const struct snd_kcontrol_new rt5677_if4_adc_mux =
1574         SOC_DAPM_ENUM("IF4 ADC source", rt5677_if4_adc_enum);
1575
1576 static int rt5677_bst1_event(struct snd_soc_dapm_widget *w,
1577         struct snd_kcontrol *kcontrol, int event)
1578 {
1579         struct snd_soc_codec *codec = w->codec;
1580         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1581
1582         switch (event) {
1583         case SND_SOC_DAPM_POST_PMU:
1584                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
1585                         RT5677_PWR_BST1_P, RT5677_PWR_BST1_P);
1586                 break;
1587
1588         case SND_SOC_DAPM_PRE_PMD:
1589                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
1590                         RT5677_PWR_BST1_P, 0);
1591                 break;
1592
1593         default:
1594                 return 0;
1595         }
1596
1597         return 0;
1598 }
1599
1600 static int rt5677_bst2_event(struct snd_soc_dapm_widget *w,
1601         struct snd_kcontrol *kcontrol, int event)
1602 {
1603         struct snd_soc_codec *codec = w->codec;
1604         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1605
1606         switch (event) {
1607         case SND_SOC_DAPM_POST_PMU:
1608                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
1609                         RT5677_PWR_BST2_P, RT5677_PWR_BST2_P);
1610                 break;
1611
1612         case SND_SOC_DAPM_PRE_PMD:
1613                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
1614                         RT5677_PWR_BST2_P, 0);
1615                 break;
1616
1617         default:
1618                 return 0;
1619         }
1620
1621         return 0;
1622 }
1623
1624 static int rt5677_set_pll1_event(struct snd_soc_dapm_widget *w,
1625         struct snd_kcontrol *kcontrol, int event)
1626 {
1627         struct snd_soc_codec *codec = w->codec;
1628         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1629
1630         switch (event) {
1631         case SND_SOC_DAPM_POST_PMU:
1632                 regmap_update_bits(rt5677->regmap, RT5677_PLL1_CTRL2, 0x2, 0x2);
1633                 regmap_update_bits(rt5677->regmap, RT5677_PLL1_CTRL2, 0x2, 0x0);
1634                 break;
1635         default:
1636                 return 0;
1637         }
1638
1639         return 0;
1640 }
1641
1642 static int rt5677_set_pll2_event(struct snd_soc_dapm_widget *w,
1643         struct snd_kcontrol *kcontrol, int event)
1644 {
1645         struct snd_soc_codec *codec = w->codec;
1646         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1647
1648         switch (event) {
1649         case SND_SOC_DAPM_POST_PMU:
1650                 regmap_update_bits(rt5677->regmap, RT5677_PLL2_CTRL2, 0x2, 0x2);
1651                 regmap_update_bits(rt5677->regmap, RT5677_PLL2_CTRL2, 0x2, 0x0);
1652                 break;
1653         default:
1654                 return 0;
1655         }
1656
1657         return 0;
1658 }
1659
1660 static int rt5677_set_micbias1_event(struct snd_soc_dapm_widget *w,
1661         struct snd_kcontrol *kcontrol, int event)
1662 {
1663         struct snd_soc_codec *codec = w->codec;
1664         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1665
1666         switch (event) {
1667         case SND_SOC_DAPM_POST_PMU:
1668                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
1669                         RT5677_PWR_CLK_MB1 | RT5677_PWR_PP_MB1 |
1670                         RT5677_PWR_CLK_MB, RT5677_PWR_CLK_MB1 |
1671                         RT5677_PWR_PP_MB1 | RT5677_PWR_CLK_MB);
1672                 break;
1673         default:
1674                 return 0;
1675         }
1676
1677         return 0;
1678 }
1679
1680 static const struct snd_soc_dapm_widget rt5677_dapm_widgets[] = {
1681         SND_SOC_DAPM_SUPPLY("PLL1", RT5677_PWR_ANLG2, RT5677_PWR_PLL1_BIT,
1682                 0, rt5677_set_pll1_event, SND_SOC_DAPM_POST_PMU),
1683         SND_SOC_DAPM_SUPPLY("PLL2", RT5677_PWR_ANLG2, RT5677_PWR_PLL2_BIT,
1684                 0, rt5677_set_pll2_event, SND_SOC_DAPM_POST_PMU),
1685
1686         /* Input Side */
1687         /* micbias */
1688         SND_SOC_DAPM_SUPPLY("micbias1", RT5677_PWR_ANLG2, RT5677_PWR_MB1_BIT,
1689                 0, rt5677_set_micbias1_event, SND_SOC_DAPM_POST_PMU),
1690
1691         /* Input Lines */
1692         SND_SOC_DAPM_INPUT("DMIC L1"),
1693         SND_SOC_DAPM_INPUT("DMIC R1"),
1694         SND_SOC_DAPM_INPUT("DMIC L2"),
1695         SND_SOC_DAPM_INPUT("DMIC R2"),
1696         SND_SOC_DAPM_INPUT("DMIC L3"),
1697         SND_SOC_DAPM_INPUT("DMIC R3"),
1698         SND_SOC_DAPM_INPUT("DMIC L4"),
1699         SND_SOC_DAPM_INPUT("DMIC R4"),
1700
1701         SND_SOC_DAPM_INPUT("IN1P"),
1702         SND_SOC_DAPM_INPUT("IN1N"),
1703         SND_SOC_DAPM_INPUT("IN2P"),
1704         SND_SOC_DAPM_INPUT("IN2N"),
1705
1706         SND_SOC_DAPM_INPUT("Haptic Generator"),
1707
1708         SND_SOC_DAPM_PGA("DMIC1", RT5677_DMIC_CTRL1, RT5677_DMIC_1_EN_SFT, 0,
1709                 NULL, 0),
1710         SND_SOC_DAPM_PGA("DMIC2", RT5677_DMIC_CTRL1, RT5677_DMIC_2_EN_SFT, 0,
1711                 NULL, 0),
1712         SND_SOC_DAPM_PGA("DMIC3", RT5677_DMIC_CTRL1, RT5677_DMIC_3_EN_SFT, 0,
1713                 NULL, 0),
1714         SND_SOC_DAPM_PGA("DMIC4", RT5677_DMIC_CTRL2, RT5677_DMIC_4_EN_SFT, 0,
1715                 NULL, 0),
1716
1717         SND_SOC_DAPM_SUPPLY("DMIC CLK", SND_SOC_NOPM, 0, 0,
1718                 set_dmic_clk, SND_SOC_DAPM_PRE_PMU),
1719
1720         /* Boost */
1721         SND_SOC_DAPM_PGA_E("BST1", RT5677_PWR_ANLG2,
1722                 RT5677_PWR_BST1_BIT, 0, NULL, 0, rt5677_bst1_event,
1723                 SND_SOC_DAPM_PRE_PMD | SND_SOC_DAPM_POST_PMU),
1724         SND_SOC_DAPM_PGA_E("BST2", RT5677_PWR_ANLG2,
1725                 RT5677_PWR_BST2_BIT, 0, NULL, 0, rt5677_bst2_event,
1726                 SND_SOC_DAPM_PRE_PMD | SND_SOC_DAPM_POST_PMU),
1727
1728         /* ADCs */
1729         SND_SOC_DAPM_ADC("ADC 1", NULL, SND_SOC_NOPM,
1730                 0, 0),
1731         SND_SOC_DAPM_ADC("ADC 2", NULL, SND_SOC_NOPM,
1732                 0, 0),
1733         SND_SOC_DAPM_PGA("ADC 1_2", SND_SOC_NOPM, 0, 0, NULL, 0),
1734
1735         SND_SOC_DAPM_SUPPLY("ADC 1 power", RT5677_PWR_DIG1,
1736                 RT5677_PWR_ADC_L_BIT, 0, NULL, 0),
1737         SND_SOC_DAPM_SUPPLY("ADC 2 power", RT5677_PWR_DIG1,
1738                 RT5677_PWR_ADC_R_BIT, 0, NULL, 0),
1739         SND_SOC_DAPM_SUPPLY("ADC1 clock", RT5677_PWR_DIG1,
1740                 RT5677_PWR_ADCFED1_BIT, 0, NULL, 0),
1741         SND_SOC_DAPM_SUPPLY("ADC2 clock", RT5677_PWR_DIG1,
1742                 RT5677_PWR_ADCFED2_BIT, 0, NULL, 0),
1743
1744         /* ADC Mux */
1745         SND_SOC_DAPM_MUX("Stereo1 DMIC Mux", SND_SOC_NOPM, 0, 0,
1746                                 &rt5677_sto1_dmic_mux),
1747         SND_SOC_DAPM_MUX("Stereo1 ADC1 Mux", SND_SOC_NOPM, 0, 0,
1748                                 &rt5677_sto1_adc1_mux),
1749         SND_SOC_DAPM_MUX("Stereo1 ADC2 Mux", SND_SOC_NOPM, 0, 0,
1750                                 &rt5677_sto1_adc2_mux),
1751         SND_SOC_DAPM_MUX("Stereo2 DMIC Mux", SND_SOC_NOPM, 0, 0,
1752                                 &rt5677_sto2_dmic_mux),
1753         SND_SOC_DAPM_MUX("Stereo2 ADC1 Mux", SND_SOC_NOPM, 0, 0,
1754                                 &rt5677_sto2_adc1_mux),
1755         SND_SOC_DAPM_MUX("Stereo2 ADC2 Mux", SND_SOC_NOPM, 0, 0,
1756                                 &rt5677_sto2_adc2_mux),
1757         SND_SOC_DAPM_MUX("Stereo2 ADC LR Mux", SND_SOC_NOPM, 0, 0,
1758                                 &rt5677_sto2_adc_lr_mux),
1759         SND_SOC_DAPM_MUX("Stereo3 DMIC Mux", SND_SOC_NOPM, 0, 0,
1760                                 &rt5677_sto3_dmic_mux),
1761         SND_SOC_DAPM_MUX("Stereo3 ADC1 Mux", SND_SOC_NOPM, 0, 0,
1762                                 &rt5677_sto3_adc1_mux),
1763         SND_SOC_DAPM_MUX("Stereo3 ADC2 Mux", SND_SOC_NOPM, 0, 0,
1764                                 &rt5677_sto3_adc2_mux),
1765         SND_SOC_DAPM_MUX("Stereo4 DMIC Mux", SND_SOC_NOPM, 0, 0,
1766                                 &rt5677_sto4_dmic_mux),
1767         SND_SOC_DAPM_MUX("Stereo4 ADC1 Mux", SND_SOC_NOPM, 0, 0,
1768                                 &rt5677_sto4_adc1_mux),
1769         SND_SOC_DAPM_MUX("Stereo4 ADC2 Mux", SND_SOC_NOPM, 0, 0,
1770                                 &rt5677_sto4_adc2_mux),
1771         SND_SOC_DAPM_MUX("Mono DMIC L Mux", SND_SOC_NOPM, 0, 0,
1772                                 &rt5677_mono_dmic_l_mux),
1773         SND_SOC_DAPM_MUX("Mono DMIC R Mux", SND_SOC_NOPM, 0, 0,
1774                                 &rt5677_mono_dmic_r_mux),
1775         SND_SOC_DAPM_MUX("Mono ADC2 L Mux", SND_SOC_NOPM, 0, 0,
1776                                 &rt5677_mono_adc2_l_mux),
1777         SND_SOC_DAPM_MUX("Mono ADC1 L Mux", SND_SOC_NOPM, 0, 0,
1778                                 &rt5677_mono_adc1_l_mux),
1779         SND_SOC_DAPM_MUX("Mono ADC1 R Mux", SND_SOC_NOPM, 0, 0,
1780                                 &rt5677_mono_adc1_r_mux),
1781         SND_SOC_DAPM_MUX("Mono ADC2 R Mux", SND_SOC_NOPM, 0, 0,
1782                                 &rt5677_mono_adc2_r_mux),
1783
1784         /* ADC Mixer */
1785         SND_SOC_DAPM_SUPPLY("adc stereo1 filter", RT5677_PWR_DIG2,
1786                 RT5677_PWR_ADC_S1F_BIT, 0, NULL, 0),
1787         SND_SOC_DAPM_SUPPLY("adc stereo2 filter", RT5677_PWR_DIG2,
1788                 RT5677_PWR_ADC_S2F_BIT, 0, NULL, 0),
1789         SND_SOC_DAPM_SUPPLY("adc stereo3 filter", RT5677_PWR_DIG2,
1790                 RT5677_PWR_ADC_S3F_BIT, 0, NULL, 0),
1791         SND_SOC_DAPM_SUPPLY("adc stereo4 filter", RT5677_PWR_DIG2,
1792                 RT5677_PWR_ADC_S4F_BIT, 0, NULL, 0),
1793         SND_SOC_DAPM_MIXER("Sto1 ADC MIXL", SND_SOC_NOPM, 0, 0,
1794                 rt5677_sto1_adc_l_mix, ARRAY_SIZE(rt5677_sto1_adc_l_mix)),
1795         SND_SOC_DAPM_MIXER("Sto1 ADC MIXR", SND_SOC_NOPM, 0, 0,
1796                 rt5677_sto1_adc_r_mix, ARRAY_SIZE(rt5677_sto1_adc_r_mix)),
1797         SND_SOC_DAPM_MIXER("Sto2 ADC MIXL", SND_SOC_NOPM, 0, 0,
1798                 rt5677_sto2_adc_l_mix, ARRAY_SIZE(rt5677_sto2_adc_l_mix)),
1799         SND_SOC_DAPM_MIXER("Sto2 ADC MIXR", SND_SOC_NOPM, 0, 0,
1800                 rt5677_sto2_adc_r_mix, ARRAY_SIZE(rt5677_sto2_adc_r_mix)),
1801         SND_SOC_DAPM_MIXER("Sto3 ADC MIXL", SND_SOC_NOPM, 0, 0,
1802                 rt5677_sto3_adc_l_mix, ARRAY_SIZE(rt5677_sto3_adc_l_mix)),
1803         SND_SOC_DAPM_MIXER("Sto3 ADC MIXR", SND_SOC_NOPM, 0, 0,
1804                 rt5677_sto3_adc_r_mix, ARRAY_SIZE(rt5677_sto3_adc_r_mix)),
1805         SND_SOC_DAPM_MIXER("Sto4 ADC MIXL", SND_SOC_NOPM, 0, 0,
1806                 rt5677_sto4_adc_l_mix, ARRAY_SIZE(rt5677_sto4_adc_l_mix)),
1807         SND_SOC_DAPM_MIXER("Sto4 ADC MIXR", SND_SOC_NOPM, 0, 0,
1808                 rt5677_sto4_adc_r_mix, ARRAY_SIZE(rt5677_sto4_adc_r_mix)),
1809         SND_SOC_DAPM_SUPPLY("adc mono left filter", RT5677_PWR_DIG2,
1810                 RT5677_PWR_ADC_MF_L_BIT, 0, NULL, 0),
1811         SND_SOC_DAPM_MIXER("Mono ADC MIXL", SND_SOC_NOPM, 0, 0,
1812                 rt5677_mono_adc_l_mix, ARRAY_SIZE(rt5677_mono_adc_l_mix)),
1813         SND_SOC_DAPM_SUPPLY("adc mono right filter", RT5677_PWR_DIG2,
1814                 RT5677_PWR_ADC_MF_R_BIT, 0, NULL, 0),
1815         SND_SOC_DAPM_MIXER("Mono ADC MIXR", SND_SOC_NOPM, 0, 0,
1816                 rt5677_mono_adc_r_mix, ARRAY_SIZE(rt5677_mono_adc_r_mix)),
1817
1818         /* ADC PGA */
1819         SND_SOC_DAPM_PGA("Stereo1 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
1820         SND_SOC_DAPM_PGA("Stereo1 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
1821         SND_SOC_DAPM_PGA("Stereo1 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
1822         SND_SOC_DAPM_PGA("Stereo2 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
1823         SND_SOC_DAPM_PGA("Stereo2 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
1824         SND_SOC_DAPM_PGA("Stereo2 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
1825         SND_SOC_DAPM_PGA("Stereo3 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
1826         SND_SOC_DAPM_PGA("Stereo3 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
1827         SND_SOC_DAPM_PGA("Stereo3 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
1828         SND_SOC_DAPM_PGA("Stereo4 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
1829         SND_SOC_DAPM_PGA("Stereo4 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
1830         SND_SOC_DAPM_PGA("Stereo4 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
1831         SND_SOC_DAPM_PGA("Sto2 ADC LR MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
1832         SND_SOC_DAPM_PGA("Mono ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
1833         SND_SOC_DAPM_PGA("IF1_ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
1834         SND_SOC_DAPM_PGA("IF1_ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
1835         SND_SOC_DAPM_PGA("IF1_ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
1836         SND_SOC_DAPM_PGA("IF1_ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
1837
1838         /* DSP */
1839         SND_SOC_DAPM_MUX("IB9 Mux", SND_SOC_NOPM, 0, 0,
1840                         &rt5677_ib9_src_mux),
1841         SND_SOC_DAPM_MUX("IB8 Mux", SND_SOC_NOPM, 0, 0,
1842                         &rt5677_ib8_src_mux),
1843         SND_SOC_DAPM_MUX("IB7 Mux", SND_SOC_NOPM, 0, 0,
1844                         &rt5677_ib7_src_mux),
1845         SND_SOC_DAPM_MUX("IB6 Mux", SND_SOC_NOPM, 0, 0,
1846                         &rt5677_ib6_src_mux),
1847         SND_SOC_DAPM_MUX("IB45 Mux", SND_SOC_NOPM, 0, 0,
1848                         &rt5677_ib45_src_mux),
1849         SND_SOC_DAPM_MUX("IB23 Mux", SND_SOC_NOPM, 0, 0,
1850                         &rt5677_ib23_src_mux),
1851         SND_SOC_DAPM_MUX("IB01 Mux", SND_SOC_NOPM, 0, 0,
1852                         &rt5677_ib01_src_mux),
1853         SND_SOC_DAPM_MUX("IB45 Bypass Mux", SND_SOC_NOPM, 0, 0,
1854                         &rt5677_ib45_bypass_src_mux),
1855         SND_SOC_DAPM_MUX("IB23 Bypass Mux", SND_SOC_NOPM, 0, 0,
1856                         &rt5677_ib23_bypass_src_mux),
1857         SND_SOC_DAPM_MUX("IB01 Bypass Mux", SND_SOC_NOPM, 0, 0,
1858                         &rt5677_ib01_bypass_src_mux),
1859         SND_SOC_DAPM_MUX("OB23 Bypass Mux", SND_SOC_NOPM, 0, 0,
1860                         &rt5677_ob23_bypass_src_mux),
1861         SND_SOC_DAPM_MUX("OB01 Bypass Mux", SND_SOC_NOPM, 0, 0,
1862                         &rt5677_ob01_bypass_src_mux),
1863
1864         SND_SOC_DAPM_PGA("OB45", SND_SOC_NOPM, 0, 0, NULL, 0),
1865         SND_SOC_DAPM_PGA("OB67", SND_SOC_NOPM, 0, 0, NULL, 0),
1866
1867         SND_SOC_DAPM_PGA("OutBound2", SND_SOC_NOPM, 0, 0, NULL, 0),
1868         SND_SOC_DAPM_PGA("OutBound3", SND_SOC_NOPM, 0, 0, NULL, 0),
1869         SND_SOC_DAPM_PGA("OutBound4", SND_SOC_NOPM, 0, 0, NULL, 0),
1870         SND_SOC_DAPM_PGA("OutBound5", SND_SOC_NOPM, 0, 0, NULL, 0),
1871         SND_SOC_DAPM_PGA("OutBound6", SND_SOC_NOPM, 0, 0, NULL, 0),
1872         SND_SOC_DAPM_PGA("OutBound7", SND_SOC_NOPM, 0, 0, NULL, 0),
1873
1874         /* Digital Interface */
1875         SND_SOC_DAPM_SUPPLY("I2S1", RT5677_PWR_DIG1,
1876                 RT5677_PWR_I2S1_BIT, 0, NULL, 0),
1877         SND_SOC_DAPM_PGA("IF1 DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
1878         SND_SOC_DAPM_PGA("IF1 DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
1879         SND_SOC_DAPM_PGA("IF1 DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
1880         SND_SOC_DAPM_PGA("IF1 DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
1881         SND_SOC_DAPM_PGA("IF1 DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
1882         SND_SOC_DAPM_PGA("IF1 DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
1883         SND_SOC_DAPM_PGA("IF1 DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
1884         SND_SOC_DAPM_PGA("IF1 DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
1885         SND_SOC_DAPM_PGA("IF1 DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
1886         SND_SOC_DAPM_PGA("IF1 DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
1887         SND_SOC_DAPM_PGA("IF1 DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
1888         SND_SOC_DAPM_PGA("IF1 DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
1889         SND_SOC_DAPM_PGA("IF1 ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
1890         SND_SOC_DAPM_PGA("IF1 ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
1891         SND_SOC_DAPM_PGA("IF1 ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
1892         SND_SOC_DAPM_PGA("IF1 ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
1893
1894         SND_SOC_DAPM_SUPPLY("I2S2", RT5677_PWR_DIG1,
1895                 RT5677_PWR_I2S2_BIT, 0, NULL, 0),
1896         SND_SOC_DAPM_PGA("IF2 DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
1897         SND_SOC_DAPM_PGA("IF2 DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
1898         SND_SOC_DAPM_PGA("IF2 DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
1899         SND_SOC_DAPM_PGA("IF2 DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
1900         SND_SOC_DAPM_PGA("IF2 DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
1901         SND_SOC_DAPM_PGA("IF2 DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
1902         SND_SOC_DAPM_PGA("IF2 DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
1903         SND_SOC_DAPM_PGA("IF2 DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
1904         SND_SOC_DAPM_PGA("IF2 DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
1905         SND_SOC_DAPM_PGA("IF2 DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
1906         SND_SOC_DAPM_PGA("IF2 DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
1907         SND_SOC_DAPM_PGA("IF2 DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
1908         SND_SOC_DAPM_PGA("IF2 ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
1909         SND_SOC_DAPM_PGA("IF2 ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
1910         SND_SOC_DAPM_PGA("IF2 ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
1911         SND_SOC_DAPM_PGA("IF2 ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
1912
1913         SND_SOC_DAPM_SUPPLY("I2S3", RT5677_PWR_DIG1,
1914                 RT5677_PWR_I2S3_BIT, 0, NULL, 0),
1915         SND_SOC_DAPM_PGA("IF3 DAC", SND_SOC_NOPM, 0, 0, NULL, 0),
1916         SND_SOC_DAPM_PGA("IF3 DAC L", SND_SOC_NOPM, 0, 0, NULL, 0),
1917         SND_SOC_DAPM_PGA("IF3 DAC R", SND_SOC_NOPM, 0, 0, NULL, 0),
1918         SND_SOC_DAPM_PGA("IF3 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
1919         SND_SOC_DAPM_PGA("IF3 ADC L", SND_SOC_NOPM, 0, 0, NULL, 0),
1920         SND_SOC_DAPM_PGA("IF3 ADC R", SND_SOC_NOPM, 0, 0, NULL, 0),
1921
1922         SND_SOC_DAPM_SUPPLY("I2S4", RT5677_PWR_DIG1,
1923                 RT5677_PWR_I2S4_BIT, 0, NULL, 0),
1924         SND_SOC_DAPM_PGA("IF4 DAC", SND_SOC_NOPM, 0, 0, NULL, 0),
1925         SND_SOC_DAPM_PGA("IF4 DAC L", SND_SOC_NOPM, 0, 0, NULL, 0),
1926         SND_SOC_DAPM_PGA("IF4 DAC R", SND_SOC_NOPM, 0, 0, NULL, 0),
1927         SND_SOC_DAPM_PGA("IF4 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
1928         SND_SOC_DAPM_PGA("IF4 ADC L", SND_SOC_NOPM, 0, 0, NULL, 0),
1929         SND_SOC_DAPM_PGA("IF4 ADC R", SND_SOC_NOPM, 0, 0, NULL, 0),
1930
1931         SND_SOC_DAPM_SUPPLY("SLB", RT5677_PWR_DIG1,
1932                 RT5677_PWR_SLB_BIT, 0, NULL, 0),
1933         SND_SOC_DAPM_PGA("SLB DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
1934         SND_SOC_DAPM_PGA("SLB DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
1935         SND_SOC_DAPM_PGA("SLB DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
1936         SND_SOC_DAPM_PGA("SLB DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
1937         SND_SOC_DAPM_PGA("SLB DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
1938         SND_SOC_DAPM_PGA("SLB DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
1939         SND_SOC_DAPM_PGA("SLB DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
1940         SND_SOC_DAPM_PGA("SLB DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
1941         SND_SOC_DAPM_PGA("SLB DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
1942         SND_SOC_DAPM_PGA("SLB DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
1943         SND_SOC_DAPM_PGA("SLB DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
1944         SND_SOC_DAPM_PGA("SLB DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
1945         SND_SOC_DAPM_PGA("SLB ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
1946         SND_SOC_DAPM_PGA("SLB ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
1947         SND_SOC_DAPM_PGA("SLB ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
1948         SND_SOC_DAPM_PGA("SLB ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
1949
1950         /* Digital Interface Select */
1951         SND_SOC_DAPM_MUX("IF1 ADC1 Mux", SND_SOC_NOPM, 0, 0,
1952                         &rt5677_if1_adc1_mux),
1953         SND_SOC_DAPM_MUX("IF1 ADC2 Mux", SND_SOC_NOPM, 0, 0,
1954                         &rt5677_if1_adc2_mux),
1955         SND_SOC_DAPM_MUX("IF1 ADC3 Mux", SND_SOC_NOPM, 0, 0,
1956                         &rt5677_if1_adc3_mux),
1957         SND_SOC_DAPM_MUX("IF1 ADC4 Mux", SND_SOC_NOPM, 0, 0,
1958                         &rt5677_if1_adc4_mux),
1959         SND_SOC_DAPM_MUX("IF2 ADC1 Mux", SND_SOC_NOPM, 0, 0,
1960                         &rt5677_if2_adc1_mux),
1961         SND_SOC_DAPM_MUX("IF2 ADC2 Mux", SND_SOC_NOPM, 0, 0,
1962                         &rt5677_if2_adc2_mux),
1963         SND_SOC_DAPM_MUX("IF2 ADC3 Mux", SND_SOC_NOPM, 0, 0,
1964                         &rt5677_if2_adc3_mux),
1965         SND_SOC_DAPM_MUX("IF2 ADC4 Mux", SND_SOC_NOPM, 0, 0,
1966                         &rt5677_if2_adc4_mux),
1967         SND_SOC_DAPM_MUX("IF3 ADC Mux", SND_SOC_NOPM, 0, 0,
1968                         &rt5677_if3_adc_mux),
1969         SND_SOC_DAPM_MUX("IF4 ADC Mux", SND_SOC_NOPM, 0, 0,
1970                         &rt5677_if4_adc_mux),
1971         SND_SOC_DAPM_MUX("SLB ADC1 Mux", SND_SOC_NOPM, 0, 0,
1972                         &rt5677_slb_adc1_mux),
1973         SND_SOC_DAPM_MUX("SLB ADC2 Mux", SND_SOC_NOPM, 0, 0,
1974                         &rt5677_slb_adc2_mux),
1975         SND_SOC_DAPM_MUX("SLB ADC3 Mux", SND_SOC_NOPM, 0, 0,
1976                         &rt5677_slb_adc3_mux),
1977         SND_SOC_DAPM_MUX("SLB ADC4 Mux", SND_SOC_NOPM, 0, 0,
1978                         &rt5677_slb_adc4_mux),
1979
1980         /* Audio Interface */
1981         SND_SOC_DAPM_AIF_IN("AIF1RX", "AIF1 Playback", 0, SND_SOC_NOPM, 0, 0),
1982         SND_SOC_DAPM_AIF_OUT("AIF1TX", "AIF1 Capture", 0, SND_SOC_NOPM, 0, 0),
1983         SND_SOC_DAPM_AIF_IN("AIF2RX", "AIF2 Playback", 0, SND_SOC_NOPM, 0, 0),
1984         SND_SOC_DAPM_AIF_OUT("AIF2TX", "AIF2 Capture", 0, SND_SOC_NOPM, 0, 0),
1985         SND_SOC_DAPM_AIF_IN("AIF3RX", "AIF3 Playback", 0, SND_SOC_NOPM, 0, 0),
1986         SND_SOC_DAPM_AIF_OUT("AIF3TX", "AIF3 Capture", 0, SND_SOC_NOPM, 0, 0),
1987         SND_SOC_DAPM_AIF_IN("AIF4RX", "AIF4 Playback", 0, SND_SOC_NOPM, 0, 0),
1988         SND_SOC_DAPM_AIF_OUT("AIF4TX", "AIF4 Capture", 0, SND_SOC_NOPM, 0, 0),
1989         SND_SOC_DAPM_AIF_IN("SLBRX", "SLIMBus Playback", 0, SND_SOC_NOPM, 0, 0),
1990         SND_SOC_DAPM_AIF_OUT("SLBTX", "SLIMBus Capture", 0, SND_SOC_NOPM, 0, 0),
1991
1992         /* Sidetone Mux */
1993         SND_SOC_DAPM_MUX("Sidetone Mux", SND_SOC_NOPM, 0, 0,
1994                         &rt5677_sidetone_mux),
1995         /* VAD Mux*/
1996         SND_SOC_DAPM_MUX("VAD ADC Mux", SND_SOC_NOPM, 0, 0,
1997                         &rt5677_vad_src_mux),
1998
1999         /* Tensilica DSP */
2000         SND_SOC_DAPM_PGA("Tensilica DSP", SND_SOC_NOPM, 0, 0, NULL, 0),
2001         SND_SOC_DAPM_MIXER("OB01 MIX", SND_SOC_NOPM, 0, 0,
2002                 rt5677_ob_01_mix, ARRAY_SIZE(rt5677_ob_01_mix)),
2003         SND_SOC_DAPM_MIXER("OB23 MIX", SND_SOC_NOPM, 0, 0,
2004                 rt5677_ob_23_mix, ARRAY_SIZE(rt5677_ob_23_mix)),
2005         SND_SOC_DAPM_MIXER("OB4 MIX", SND_SOC_NOPM, 0, 0,
2006                 rt5677_ob_4_mix, ARRAY_SIZE(rt5677_ob_4_mix)),
2007         SND_SOC_DAPM_MIXER("OB5 MIX", SND_SOC_NOPM, 0, 0,
2008                 rt5677_ob_5_mix, ARRAY_SIZE(rt5677_ob_5_mix)),
2009         SND_SOC_DAPM_MIXER("OB6 MIX", SND_SOC_NOPM, 0, 0,
2010                 rt5677_ob_6_mix, ARRAY_SIZE(rt5677_ob_6_mix)),
2011         SND_SOC_DAPM_MIXER("OB7 MIX", SND_SOC_NOPM, 0, 0,
2012                 rt5677_ob_7_mix, ARRAY_SIZE(rt5677_ob_7_mix)),
2013
2014         /* Output Side */
2015         /* DAC mixer before sound effect  */
2016         SND_SOC_DAPM_MIXER("DAC1 MIXL", SND_SOC_NOPM, 0, 0,
2017                 rt5677_dac_l_mix, ARRAY_SIZE(rt5677_dac_l_mix)),
2018         SND_SOC_DAPM_MIXER("DAC1 MIXR", SND_SOC_NOPM, 0, 0,
2019                 rt5677_dac_r_mix, ARRAY_SIZE(rt5677_dac_r_mix)),
2020         SND_SOC_DAPM_PGA("DAC1 FS", SND_SOC_NOPM, 0, 0, NULL, 0),
2021
2022         /* DAC Mux */
2023         SND_SOC_DAPM_MUX("DAC1 Mux", SND_SOC_NOPM, 0, 0,
2024                                 &rt5677_dac1_mux),
2025         SND_SOC_DAPM_MUX("ADDA1 Mux", SND_SOC_NOPM, 0, 0,
2026                                 &rt5677_adda1_mux),
2027         SND_SOC_DAPM_MUX("DAC12 SRC Mux", SND_SOC_NOPM, 0, 0,
2028                                 &rt5677_dac12_mux),
2029         SND_SOC_DAPM_MUX("DAC3 SRC Mux", SND_SOC_NOPM, 0, 0,
2030                                 &rt5677_dac3_mux),
2031
2032         /* DAC2 channel Mux */
2033         SND_SOC_DAPM_MUX("DAC2 L Mux", SND_SOC_NOPM, 0, 0,
2034                                 &rt5677_dac2_l_mux),
2035         SND_SOC_DAPM_MUX("DAC2 R Mux", SND_SOC_NOPM, 0, 0,
2036                                 &rt5677_dac2_r_mux),
2037
2038         /* DAC3 channel Mux */
2039         SND_SOC_DAPM_MUX("DAC3 L Mux", SND_SOC_NOPM, 0, 0,
2040                         &rt5677_dac3_l_mux),
2041         SND_SOC_DAPM_MUX("DAC3 R Mux", SND_SOC_NOPM, 0, 0,
2042                         &rt5677_dac3_r_mux),
2043
2044         /* DAC4 channel Mux */
2045         SND_SOC_DAPM_MUX("DAC4 L Mux", SND_SOC_NOPM, 0, 0,
2046                         &rt5677_dac4_l_mux),
2047         SND_SOC_DAPM_MUX("DAC4 R Mux", SND_SOC_NOPM, 0, 0,
2048                         &rt5677_dac4_r_mux),
2049
2050         /* DAC Mixer */
2051         SND_SOC_DAPM_SUPPLY("dac stereo1 filter", RT5677_PWR_DIG2,
2052                 RT5677_PWR_DAC_S1F_BIT, 0, NULL, 0),
2053         SND_SOC_DAPM_SUPPLY("dac mono left filter", RT5677_PWR_DIG2,
2054                 RT5677_PWR_DAC_M2F_L_BIT, 0, NULL, 0),
2055         SND_SOC_DAPM_SUPPLY("dac mono right filter", RT5677_PWR_DIG2,
2056                 RT5677_PWR_DAC_M2F_R_BIT, 0, NULL, 0),
2057
2058         SND_SOC_DAPM_MIXER("Stereo DAC MIXL", SND_SOC_NOPM, 0, 0,
2059                 rt5677_sto1_dac_l_mix, ARRAY_SIZE(rt5677_sto1_dac_l_mix)),
2060         SND_SOC_DAPM_MIXER("Stereo DAC MIXR", SND_SOC_NOPM, 0, 0,
2061                 rt5677_sto1_dac_r_mix, ARRAY_SIZE(rt5677_sto1_dac_r_mix)),
2062         SND_SOC_DAPM_MIXER("Mono DAC MIXL", SND_SOC_NOPM, 0, 0,
2063                 rt5677_mono_dac_l_mix, ARRAY_SIZE(rt5677_mono_dac_l_mix)),
2064         SND_SOC_DAPM_MIXER("Mono DAC MIXR", SND_SOC_NOPM, 0, 0,
2065                 rt5677_mono_dac_r_mix, ARRAY_SIZE(rt5677_mono_dac_r_mix)),
2066         SND_SOC_DAPM_MIXER("DD1 MIXL", SND_SOC_NOPM, 0, 0,
2067                 rt5677_dd1_l_mix, ARRAY_SIZE(rt5677_dd1_l_mix)),
2068         SND_SOC_DAPM_MIXER("DD1 MIXR", SND_SOC_NOPM, 0, 0,
2069                 rt5677_dd1_r_mix, ARRAY_SIZE(rt5677_dd1_r_mix)),
2070         SND_SOC_DAPM_MIXER("DD2 MIXL", SND_SOC_NOPM, 0, 0,
2071                 rt5677_dd2_l_mix, ARRAY_SIZE(rt5677_dd2_l_mix)),
2072         SND_SOC_DAPM_MIXER("DD2 MIXR", SND_SOC_NOPM, 0, 0,
2073                 rt5677_dd2_r_mix, ARRAY_SIZE(rt5677_dd2_r_mix)),
2074         SND_SOC_DAPM_PGA("Stereo DAC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2075         SND_SOC_DAPM_PGA("Mono DAC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2076         SND_SOC_DAPM_PGA("DD1 MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2077         SND_SOC_DAPM_PGA("DD2 MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2078
2079         /* DACs */
2080         SND_SOC_DAPM_DAC("DAC 1", NULL, RT5677_PWR_DIG1,
2081                 RT5677_PWR_DAC1_BIT, 0),
2082         SND_SOC_DAPM_DAC("DAC 2", NULL, RT5677_PWR_DIG1,
2083                 RT5677_PWR_DAC2_BIT, 0),
2084         SND_SOC_DAPM_DAC("DAC 3", NULL, RT5677_PWR_DIG1,
2085                 RT5677_PWR_DAC3_BIT, 0),
2086
2087         /* PDM */
2088         SND_SOC_DAPM_SUPPLY("PDM1 Power", RT5677_PWR_DIG2,
2089                 RT5677_PWR_PDM1_BIT, 0, NULL, 0),
2090         SND_SOC_DAPM_SUPPLY("PDM2 Power", RT5677_PWR_DIG2,
2091                 RT5677_PWR_PDM2_BIT, 0, NULL, 0),
2092
2093         SND_SOC_DAPM_MUX("PDM1 L Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM1_L_SFT,
2094                 1, &rt5677_pdm1_l_mux),
2095         SND_SOC_DAPM_MUX("PDM1 R Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM1_R_SFT,
2096                 1, &rt5677_pdm1_r_mux),
2097         SND_SOC_DAPM_MUX("PDM2 L Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM2_L_SFT,
2098                 1, &rt5677_pdm2_l_mux),
2099         SND_SOC_DAPM_MUX("PDM2 R Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM2_R_SFT,
2100                 1, &rt5677_pdm2_r_mux),
2101
2102         SND_SOC_DAPM_PGA_S("LOUT1 amp", 1, RT5677_PWR_ANLG1, RT5677_PWR_LO1_BIT,
2103                 0, NULL, 0),
2104         SND_SOC_DAPM_PGA_S("LOUT2 amp", 1, RT5677_PWR_ANLG1, RT5677_PWR_LO2_BIT,
2105                 0, NULL, 0),
2106         SND_SOC_DAPM_PGA_S("LOUT3 amp", 1, RT5677_PWR_ANLG1, RT5677_PWR_LO3_BIT,
2107                 0, NULL, 0),
2108
2109         /* Output Lines */
2110         SND_SOC_DAPM_OUTPUT("LOUT1"),
2111         SND_SOC_DAPM_OUTPUT("LOUT2"),
2112         SND_SOC_DAPM_OUTPUT("LOUT3"),
2113         SND_SOC_DAPM_OUTPUT("PDM1L"),
2114         SND_SOC_DAPM_OUTPUT("PDM1R"),
2115         SND_SOC_DAPM_OUTPUT("PDM2L"),
2116         SND_SOC_DAPM_OUTPUT("PDM2R"),
2117 };
2118
2119 static const struct snd_soc_dapm_route rt5677_dapm_routes[] = {
2120         { "DMIC1", NULL, "DMIC L1" },
2121         { "DMIC1", NULL, "DMIC R1" },
2122         { "DMIC2", NULL, "DMIC L2" },
2123         { "DMIC2", NULL, "DMIC R2" },
2124         { "DMIC3", NULL, "DMIC L3" },
2125         { "DMIC3", NULL, "DMIC R3" },
2126         { "DMIC4", NULL, "DMIC L4" },
2127         { "DMIC4", NULL, "DMIC R4" },
2128
2129         { "DMIC L1", NULL, "DMIC CLK" },
2130         { "DMIC R1", NULL, "DMIC CLK" },
2131         { "DMIC L2", NULL, "DMIC CLK" },
2132         { "DMIC R2", NULL, "DMIC CLK" },
2133         { "DMIC L3", NULL, "DMIC CLK" },
2134         { "DMIC R3", NULL, "DMIC CLK" },
2135         { "DMIC L4", NULL, "DMIC CLK" },
2136         { "DMIC R4", NULL, "DMIC CLK" },
2137
2138         { "BST1", NULL, "IN1P" },
2139         { "BST1", NULL, "IN1N" },
2140         { "BST2", NULL, "IN2P" },
2141         { "BST2", NULL, "IN2N" },
2142
2143         { "IN1P", NULL, "micbias1" },
2144         { "IN1N", NULL, "micbias1" },
2145         { "IN2P", NULL, "micbias1" },
2146         { "IN2N", NULL, "micbias1" },
2147
2148         { "ADC 1", NULL, "BST1" },
2149         { "ADC 1", NULL, "ADC 1 power" },
2150         { "ADC 1", NULL, "ADC1 clock" },
2151         { "ADC 2", NULL, "BST2" },
2152         { "ADC 2", NULL, "ADC 2 power" },
2153         { "ADC 2", NULL, "ADC2 clock" },
2154
2155         { "Stereo1 DMIC Mux", "DMIC1", "DMIC1" },
2156         { "Stereo1 DMIC Mux", "DMIC2", "DMIC2" },
2157         { "Stereo1 DMIC Mux", "DMIC3", "DMIC3" },
2158         { "Stereo1 DMIC Mux", "DMIC4", "DMIC4" },
2159
2160         { "Stereo2 DMIC Mux", "DMIC1", "DMIC1" },
2161         { "Stereo2 DMIC Mux", "DMIC2", "DMIC2" },
2162         { "Stereo2 DMIC Mux", "DMIC3", "DMIC3" },
2163         { "Stereo2 DMIC Mux", "DMIC4", "DMIC4" },
2164
2165         { "Stereo3 DMIC Mux", "DMIC1", "DMIC1" },
2166         { "Stereo3 DMIC Mux", "DMIC2", "DMIC2" },
2167         { "Stereo3 DMIC Mux", "DMIC3", "DMIC3" },
2168         { "Stereo3 DMIC Mux", "DMIC4", "DMIC4" },
2169
2170         { "Stereo4 DMIC Mux", "DMIC1", "DMIC1" },
2171         { "Stereo4 DMIC Mux", "DMIC2", "DMIC2" },
2172         { "Stereo4 DMIC Mux", "DMIC3", "DMIC3" },
2173         { "Stereo4 DMIC Mux", "DMIC4", "DMIC4" },
2174
2175         { "Mono DMIC L Mux", "DMIC1", "DMIC1" },
2176         { "Mono DMIC L Mux", "DMIC2", "DMIC2" },
2177         { "Mono DMIC L Mux", "DMIC3", "DMIC3" },
2178         { "Mono DMIC L Mux", "DMIC4", "DMIC4" },
2179
2180         { "Mono DMIC R Mux", "DMIC1", "DMIC1" },
2181         { "Mono DMIC R Mux", "DMIC2", "DMIC2" },
2182         { "Mono DMIC R Mux", "DMIC3", "DMIC3" },
2183         { "Mono DMIC R Mux", "DMIC4", "DMIC4" },
2184
2185         { "ADC 1_2", NULL, "ADC 1" },
2186         { "ADC 1_2", NULL, "ADC 2" },
2187
2188         { "Stereo1 ADC1 Mux", "DD MIX1", "DD1 MIX" },
2189         { "Stereo1 ADC1 Mux", "ADC1/2", "ADC 1_2" },
2190         { "Stereo1 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2191
2192         { "Stereo1 ADC2 Mux", "DD MIX1", "DD1 MIX" },
2193         { "Stereo1 ADC2 Mux", "DMIC", "Stereo1 DMIC Mux" },
2194         { "Stereo1 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2195
2196         { "Stereo2 ADC1 Mux", "DD MIX1", "DD1 MIX" },
2197         { "Stereo2 ADC1 Mux", "ADC1/2", "ADC 1_2" },
2198         { "Stereo2 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2199
2200         { "Stereo2 ADC2 Mux", "DD MIX1", "DD1 MIX" },
2201         { "Stereo2 ADC2 Mux", "DMIC", "Stereo2 DMIC Mux" },
2202         { "Stereo2 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2203
2204         { "Stereo3 ADC1 Mux", "DD MIX1", "DD1 MIX" },
2205         { "Stereo3 ADC1 Mux", "ADC1/2", "ADC 1_2" },
2206         { "Stereo3 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2207
2208         { "Stereo3 ADC2 Mux", "DD MIX1", "DD1 MIX" },
2209         { "Stereo3 ADC2 Mux", "DMIC", "Stereo3 DMIC Mux" },
2210         { "Stereo3 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2211
2212         { "Stereo4 ADC1 Mux", "DD MIX1", "DD1 MIX" },
2213         { "Stereo4 ADC1 Mux", "ADC1/2", "ADC 1_2" },
2214         { "Stereo4 ADC1 Mux", "DD MIX2", "DD2 MIX" },
2215
2216         { "Stereo4 ADC2 Mux", "DD MIX1", "DD1 MIX" },
2217         { "Stereo4 ADC2 Mux", "DMIC", "Stereo3 DMIC Mux" },
2218         { "Stereo4 ADC2 Mux", "DD MIX2", "DD2 MIX" },
2219
2220         { "Mono ADC2 L Mux", "DD MIX1L", "DD1 MIXL" },
2221         { "Mono ADC2 L Mux", "DMIC", "Mono DMIC L Mux" },
2222         { "Mono ADC2 L Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
2223
2224         { "Mono ADC1 L Mux", "DD MIX1L", "DD1 MIXL" },
2225         { "Mono ADC1 L Mux", "ADC1", "ADC 1" },
2226         { "Mono ADC1 L Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
2227
2228         { "Mono ADC1 R Mux", "DD MIX1R", "DD1 MIXR" },
2229         { "Mono ADC1 R Mux", "ADC2", "ADC 2" },
2230         { "Mono ADC1 R Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
2231
2232         { "Mono ADC2 R Mux", "DD MIX1R", "DD1 MIXR" },
2233         { "Mono ADC2 R Mux", "DMIC", "Mono DMIC R Mux" },
2234         { "Mono ADC2 R Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
2235
2236         { "Sto1 ADC MIXL", "ADC1 Switch", "Stereo1 ADC1 Mux" },
2237         { "Sto1 ADC MIXL", "ADC2 Switch", "Stereo1 ADC2 Mux" },
2238         { "Sto1 ADC MIXR", "ADC1 Switch", "Stereo1 ADC1 Mux" },
2239         { "Sto1 ADC MIXR", "ADC2 Switch", "Stereo1 ADC2 Mux" },
2240
2241         { "Stereo1 ADC MIXL", NULL, "Sto1 ADC MIXL" },
2242         { "Stereo1 ADC MIXL", NULL, "adc stereo1 filter" },
2243         { "adc stereo1 filter", NULL, "PLL1", is_sys_clk_from_pll },
2244
2245         { "Stereo1 ADC MIXR", NULL, "Sto1 ADC MIXR" },
2246         { "Stereo1 ADC MIXR", NULL, "adc stereo1 filter" },
2247         { "adc stereo1 filter", NULL, "PLL1", is_sys_clk_from_pll },
2248
2249         { "Stereo1 ADC MIX", NULL, "Stereo1 ADC MIXL" },
2250         { "Stereo1 ADC MIX", NULL, "Stereo1 ADC MIXR" },
2251
2252         { "Sto2 ADC MIXL", "ADC1 Switch", "Stereo2 ADC1 Mux" },
2253         { "Sto2 ADC MIXL", "ADC2 Switch", "Stereo2 ADC2 Mux" },
2254         { "Sto2 ADC MIXR", "ADC1 Switch", "Stereo2 ADC1 Mux" },
2255         { "Sto2 ADC MIXR", "ADC2 Switch", "Stereo2 ADC2 Mux" },
2256
2257         { "Sto2 ADC LR MIX", NULL, "Sto2 ADC MIXL" },
2258         { "Sto2 ADC LR MIX", NULL, "Sto2 ADC MIXR" },
2259
2260         { "Stereo2 ADC LR Mux", "L", "Sto2 ADC MIXL" },
2261         { "Stereo2 ADC LR Mux", "LR", "Sto2 ADC LR MIX" },
2262
2263         { "Stereo2 ADC MIXL", NULL, "Stereo2 ADC LR Mux" },
2264         { "Stereo2 ADC MIXL", NULL, "adc stereo2 filter" },
2265         { "adc stereo2 filter", NULL, "PLL1", is_sys_clk_from_pll },
2266
2267         { "Stereo2 ADC MIXR", NULL, "Sto2 ADC MIXR" },
2268         { "Stereo2 ADC MIXR", NULL, "adc stereo2 filter" },
2269         { "adc stereo2 filter", NULL, "PLL1", is_sys_clk_from_pll },
2270
2271         { "Stereo2 ADC MIX", NULL, "Stereo2 ADC MIXL" },
2272         { "Stereo2 ADC MIX", NULL, "Stereo2 ADC MIXR" },
2273
2274         { "Sto3 ADC MIXL", "ADC1 Switch", "Stereo3 ADC1 Mux" },
2275         { "Sto3 ADC MIXL", "ADC2 Switch", "Stereo3 ADC2 Mux" },
2276         { "Sto3 ADC MIXR", "ADC1 Switch", "Stereo3 ADC1 Mux" },
2277         { "Sto3 ADC MIXR", "ADC2 Switch", "Stereo3 ADC2 Mux" },
2278
2279         { "Stereo3 ADC MIXL", NULL, "Sto3 ADC MIXL" },
2280         { "Stereo3 ADC MIXL", NULL, "adc stereo3 filter" },
2281         { "adc stereo3 filter", NULL, "PLL1", is_sys_clk_from_pll },
2282
2283         { "Stereo3 ADC MIXR", NULL, "Sto3 ADC MIXR" },
2284         { "Stereo3 ADC MIXR", NULL, "adc stereo3 filter" },
2285         { "adc stereo3 filter", NULL, "PLL1", is_sys_clk_from_pll },
2286
2287         { "Stereo3 ADC MIX", NULL, "Stereo3 ADC MIXL" },
2288         { "Stereo3 ADC MIX", NULL, "Stereo3 ADC MIXR" },
2289
2290         { "Sto4 ADC MIXL", "ADC1 Switch", "Stereo4 ADC1 Mux" },
2291         { "Sto4 ADC MIXL", "ADC2 Switch", "Stereo4 ADC2 Mux" },
2292         { "Sto4 ADC MIXR", "ADC1 Switch", "Stereo4 ADC1 Mux" },
2293         { "Sto4 ADC MIXR", "ADC2 Switch", "Stereo4 ADC2 Mux" },
2294
2295         { "Stereo4 ADC MIXL", NULL, "Sto4 ADC MIXL" },
2296         { "Stereo4 ADC MIXL", NULL, "adc stereo4 filter" },
2297         { "adc stereo4 filter", NULL, "PLL1", is_sys_clk_from_pll },
2298
2299         { "Stereo4 ADC MIXR", NULL, "Sto4 ADC MIXR" },
2300         { "Stereo4 ADC MIXR", NULL, "adc stereo4 filter" },
2301         { "adc stereo4 filter", NULL, "PLL1", is_sys_clk_from_pll },
2302
2303         { "Stereo4 ADC MIX", NULL, "Stereo4 ADC MIXL" },
2304         { "Stereo4 ADC MIX", NULL, "Stereo4 ADC MIXR" },
2305
2306         { "Mono ADC MIXL", "ADC1 Switch", "Mono ADC1 L Mux" },
2307         { "Mono ADC MIXL", "ADC2 Switch", "Mono ADC2 L Mux" },
2308         { "Mono ADC MIXL", NULL, "adc mono left filter" },
2309         { "adc mono left filter", NULL, "PLL1", is_sys_clk_from_pll },
2310
2311         { "Mono ADC MIXR", "ADC1 Switch", "Mono ADC1 R Mux" },
2312         { "Mono ADC MIXR", "ADC2 Switch", "Mono ADC2 R Mux" },
2313         { "Mono ADC MIXR", NULL, "adc mono right filter" },
2314         { "adc mono right filter", NULL, "PLL1", is_sys_clk_from_pll },
2315
2316         { "Mono ADC MIX", NULL, "Mono ADC MIXL" },
2317         { "Mono ADC MIX", NULL, "Mono ADC MIXR" },
2318
2319         { "VAD ADC Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
2320         { "VAD ADC Mux", "MONO ADC MIX L", "Mono ADC MIXL" },
2321         { "VAD ADC Mux", "MONO ADC MIX R", "Mono ADC MIXR" },
2322         { "VAD ADC Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
2323         { "VAD ADC Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
2324
2325         { "IF1 ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
2326         { "IF1 ADC1 Mux", "OB01", "OB01 Bypass Mux" },
2327         { "IF1 ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
2328
2329         { "IF1 ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
2330         { "IF1 ADC2 Mux", "OB23", "OB23 Bypass Mux" },
2331
2332         { "IF1 ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
2333         { "IF1 ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
2334         { "IF1 ADC3 Mux", "OB45", "OB45" },
2335
2336         { "IF1 ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
2337         { "IF1 ADC4 Mux", "OB67", "OB67" },
2338         { "IF1 ADC4 Mux", "OB01", "OB01 Bypass Mux" },
2339
2340         { "AIF1TX", NULL, "I2S1" },
2341         { "AIF1TX", NULL, "IF1 ADC1 Mux" },
2342         { "AIF1TX", NULL, "IF1 ADC2 Mux" },
2343         { "AIF1TX", NULL, "IF1 ADC3 Mux" },
2344         { "AIF1TX", NULL, "IF1 ADC4 Mux" },
2345
2346         { "IF2 ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
2347         { "IF2 ADC1 Mux", "OB01", "OB01 Bypass Mux" },
2348         { "IF2 ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
2349
2350         { "IF2 ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
2351         { "IF2 ADC2 Mux", "OB23", "OB23 Bypass Mux" },
2352
2353         { "IF2 ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
2354         { "IF2 ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
2355         { "IF2 ADC3 Mux", "OB45", "OB45" },
2356
2357         { "IF2 ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
2358         { "IF2 ADC4 Mux", "OB67", "OB67" },
2359         { "IF2 ADC4 Mux", "OB01", "OB01 Bypass Mux" },
2360
2361         { "AIF2TX", NULL, "I2S2" },
2362         { "AIF2TX", NULL, "IF2 ADC1 Mux" },
2363         { "AIF2TX", NULL, "IF2 ADC2 Mux" },
2364         { "AIF2TX", NULL, "IF2 ADC3 Mux" },
2365         { "AIF2TX", NULL, "IF2 ADC4 Mux" },
2366
2367         { "IF3 ADC Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
2368         { "IF3 ADC Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
2369         { "IF3 ADC Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
2370         { "IF3 ADC Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
2371         { "IF3 ADC Mux", "MONO ADC MIX", "Mono ADC MIX" },
2372         { "IF3 ADC Mux", "OB01", "OB01 Bypass Mux" },
2373         { "IF3 ADC Mux", "OB23", "OB23 Bypass Mux" },
2374         { "IF3 ADC Mux", "VAD ADC", "VAD ADC Mux" },
2375
2376         { "AIF3TX", NULL, "I2S3" },
2377         { "AIF3TX", NULL, "IF3 ADC Mux" },
2378
2379         { "IF4 ADC Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
2380         { "IF4 ADC Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
2381         { "IF4 ADC Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
2382         { "IF4 ADC Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
2383         { "IF4 ADC Mux", "MONO ADC MIX", "Mono ADC MIX" },
2384         { "IF4 ADC Mux", "OB01", "OB01 Bypass Mux" },
2385         { "IF4 ADC Mux", "OB23", "OB23 Bypass Mux" },
2386         { "IF4 ADC Mux", "VAD ADC", "VAD ADC Mux" },
2387
2388         { "AIF4TX", NULL, "I2S4" },
2389         { "AIF4TX", NULL, "IF4 ADC Mux" },
2390
2391         { "SLB ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
2392         { "SLB ADC1 Mux", "OB01", "OB01 Bypass Mux" },
2393         { "SLB ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
2394
2395         { "SLB ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
2396         { "SLB ADC2 Mux", "OB23", "OB23 Bypass Mux" },
2397
2398         { "SLB ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
2399         { "SLB ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
2400         { "SLB ADC3 Mux", "OB45", "OB45" },
2401
2402         { "SLB ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
2403         { "SLB ADC4 Mux", "OB67", "OB67" },
2404         { "SLB ADC4 Mux", "OB01", "OB01 Bypass Mux" },
2405
2406         { "SLBTX", NULL, "SLB" },
2407         { "SLBTX", NULL, "SLB ADC1 Mux" },
2408         { "SLBTX", NULL, "SLB ADC2 Mux" },
2409         { "SLBTX", NULL, "SLB ADC3 Mux" },
2410         { "SLBTX", NULL, "SLB ADC4 Mux" },
2411
2412         { "IB01 Mux", "IF1 DAC 01", "IF1 DAC01" },
2413         { "IB01 Mux", "IF2 DAC 01", "IF2 DAC01" },
2414         { "IB01 Mux", "SLB DAC 01", "SLB DAC01" },
2415         { "IB01 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
2416         { "IB01 Mux", "VAD ADC/DAC1 FS", "DAC1 FS" },
2417
2418         { "IB01 Bypass Mux", "Bypass", "IB01 Mux" },
2419         { "IB01 Bypass Mux", "Pass SRC", "IB01 Mux" },
2420
2421         { "IB23 Mux", "IF1 DAC 23", "IF1 DAC23" },
2422         { "IB23 Mux", "IF2 DAC 23", "IF2 DAC23" },
2423         { "IB23 Mux", "SLB DAC 23", "SLB DAC23" },
2424         { "IB23 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
2425         { "IB23 Mux", "DAC1 FS", "DAC1 FS" },
2426         { "IB23 Mux", "IF4 DAC", "IF4 DAC" },
2427
2428         { "IB23 Bypass Mux", "Bypass", "IB23 Mux" },
2429         { "IB23 Bypass Mux", "Pass SRC", "IB23 Mux" },
2430
2431         { "IB45 Mux", "IF1 DAC 45", "IF1 DAC45" },
2432         { "IB45 Mux", "IF2 DAC 45", "IF2 DAC45" },
2433         { "IB45 Mux", "SLB DAC 45", "SLB DAC45" },
2434         { "IB45 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
2435         { "IB45 Mux", "IF3 DAC", "IF3 DAC" },
2436
2437         { "IB45 Bypass Mux", "Bypass", "IB45 Mux" },
2438         { "IB45 Bypass Mux", "Pass SRC", "IB45 Mux" },
2439
2440         { "IB6 Mux", "IF1 DAC 6", "IF1 DAC6" },
2441         { "IB6 Mux", "IF2 DAC 6", "IF2 DAC6" },
2442         { "IB6 Mux", "SLB DAC 6", "SLB DAC6" },
2443         { "IB6 Mux", "STO4 ADC MIX L", "Stereo4 ADC MIXL" },
2444         { "IB6 Mux", "IF4 DAC L", "IF4 DAC L" },
2445         { "IB6 Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
2446         { "IB6 Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
2447         { "IB6 Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
2448
2449         { "IB7 Mux", "IF1 DAC 7", "IF1 DAC7" },
2450         { "IB7 Mux", "IF2 DAC 7", "IF2 DAC7" },
2451         { "IB7 Mux", "SLB DAC 7", "SLB DAC7" },
2452         { "IB7 Mux", "STO4 ADC MIX R", "Stereo4 ADC MIXR" },
2453         { "IB7 Mux", "IF4 DAC R", "IF4 DAC R" },
2454         { "IB7 Mux", "STO1 ADC MIX R", "Stereo1 ADC MIXR" },
2455         { "IB7 Mux", "STO2 ADC MIX R", "Stereo2 ADC MIXR" },
2456         { "IB7 Mux", "STO3 ADC MIX R", "Stereo3 ADC MIXR" },
2457
2458         { "IB8 Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
2459         { "IB8 Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
2460         { "IB8 Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
2461         { "IB8 Mux", "STO4 ADC MIX L", "Stereo4 ADC MIXL" },
2462         { "IB8 Mux", "MONO ADC MIX L", "Mono ADC MIXL" },
2463         { "IB8 Mux", "DACL1 FS", "DAC1 MIXL" },
2464
2465         { "IB9 Mux", "STO1 ADC MIX R", "Stereo1 ADC MIXR" },
2466         { "IB9 Mux", "STO2 ADC MIX R", "Stereo2 ADC MIXR" },
2467         { "IB9 Mux", "STO3 ADC MIX R", "Stereo3 ADC MIXR" },
2468         { "IB9 Mux", "STO4 ADC MIX R", "Stereo4 ADC MIXR" },
2469         { "IB9 Mux", "MONO ADC MIX R", "Mono ADC MIXR" },
2470         { "IB9 Mux", "DACR1 FS", "DAC1 MIXR" },
2471         { "IB9 Mux", "DAC1 FS", "DAC1 FS" },
2472
2473         { "OB01 MIX", "IB01 Switch", "IB01 Bypass Mux" },
2474         { "OB01 MIX", "IB23 Switch", "IB23 Bypass Mux" },
2475         { "OB01 MIX", "IB45 Switch", "IB45 Bypass Mux" },
2476         { "OB01 MIX", "IB6 Switch", "IB6 Mux" },
2477         { "OB01 MIX", "IB7 Switch", "IB7 Mux" },
2478         { "OB01 MIX", "IB8 Switch", "IB8 Mux" },
2479         { "OB01 MIX", "IB9 Switch", "IB9 Mux" },
2480
2481         { "OB23 MIX", "IB01 Switch", "IB01 Bypass Mux" },
2482         { "OB23 MIX", "IB23 Switch", "IB23 Bypass Mux" },
2483         { "OB23 MIX", "IB45 Switch", "IB45 Bypass Mux" },
2484         { "OB23 MIX", "IB6 Switch", "IB6 Mux" },
2485         { "OB23 MIX", "IB7 Switch", "IB7 Mux" },
2486         { "OB23 MIX", "IB8 Switch", "IB8 Mux" },
2487         { "OB23 MIX", "IB9 Switch", "IB9 Mux" },
2488
2489         { "OB4 MIX", "IB01 Switch", "IB01 Bypass Mux" },
2490         { "OB4 MIX", "IB23 Switch", "IB23 Bypass Mux" },
2491         { "OB4 MIX", "IB45 Switch", "IB45 Bypass Mux" },
2492         { "OB4 MIX", "IB6 Switch", "IB6 Mux" },
2493         { "OB4 MIX", "IB7 Switch", "IB7 Mux" },
2494         { "OB4 MIX", "IB8 Switch", "IB8 Mux" },
2495         { "OB4 MIX", "IB9 Switch", "IB9 Mux" },
2496
2497         { "OB5 MIX", "IB01 Switch", "IB01 Bypass Mux" },
2498         { "OB5 MIX", "IB23 Switch", "IB23 Bypass Mux" },
2499         { "OB5 MIX", "IB45 Switch", "IB45 Bypass Mux" },
2500         { "OB5 MIX", "IB6 Switch", "IB6 Mux" },
2501         { "OB5 MIX", "IB7 Switch", "IB7 Mux" },
2502         { "OB5 MIX", "IB8 Switch", "IB8 Mux" },
2503         { "OB5 MIX", "IB9 Switch", "IB9 Mux" },
2504
2505         { "OB6 MIX", "IB01 Switch", "IB01 Bypass Mux" },
2506         { "OB6 MIX", "IB23 Switch", "IB23 Bypass Mux" },
2507         { "OB6 MIX", "IB45 Switch", "IB45 Bypass Mux" },
2508         { "OB6 MIX", "IB6 Switch", "IB6 Mux" },
2509         { "OB6 MIX", "IB7 Switch", "IB7 Mux" },
2510         { "OB6 MIX", "IB8 Switch", "IB8 Mux" },
2511         { "OB6 MIX", "IB9 Switch", "IB9 Mux" },
2512
2513         { "OB7 MIX", "IB01 Switch", "IB01 Bypass Mux" },
2514         { "OB7 MIX", "IB23 Switch", "IB23 Bypass Mux" },
2515         { "OB7 MIX", "IB45 Switch", "IB45 Bypass Mux" },
2516         { "OB7 MIX", "IB6 Switch", "IB6 Mux" },
2517         { "OB7 MIX", "IB7 Switch", "IB7 Mux" },
2518         { "OB7 MIX", "IB8 Switch", "IB8 Mux" },
2519         { "OB7 MIX", "IB9 Switch", "IB9 Mux" },
2520
2521         { "OB01 Bypass Mux", "Bypass", "OB01 MIX" },
2522         { "OB01 Bypass Mux", "Pass SRC", "OB01 MIX" },
2523         { "OB23 Bypass Mux", "Bypass", "OB23 MIX" },
2524         { "OB23 Bypass Mux", "Pass SRC", "OB23 MIX" },
2525
2526         { "OutBound2", NULL, "OB23 Bypass Mux" },
2527         { "OutBound3", NULL, "OB23 Bypass Mux" },
2528         { "OutBound4", NULL, "OB4 MIX" },
2529         { "OutBound5", NULL, "OB5 MIX" },
2530         { "OutBound6", NULL, "OB6 MIX" },
2531         { "OutBound7", NULL, "OB7 MIX" },
2532
2533         { "OB45", NULL, "OutBound4" },
2534         { "OB45", NULL, "OutBound5" },
2535         { "OB67", NULL, "OutBound6" },
2536         { "OB67", NULL, "OutBound7" },
2537
2538         { "IF1 DAC0", NULL, "AIF1RX" },
2539         { "IF1 DAC1", NULL, "AIF1RX" },
2540         { "IF1 DAC2", NULL, "AIF1RX" },
2541         { "IF1 DAC3", NULL, "AIF1RX" },
2542         { "IF1 DAC4", NULL, "AIF1RX" },
2543         { "IF1 DAC5", NULL, "AIF1RX" },
2544         { "IF1 DAC6", NULL, "AIF1RX" },
2545         { "IF1 DAC7", NULL, "AIF1RX" },
2546         { "IF1 DAC0", NULL, "I2S1" },
2547         { "IF1 DAC1", NULL, "I2S1" },
2548         { "IF1 DAC2", NULL, "I2S1" },
2549         { "IF1 DAC3", NULL, "I2S1" },
2550         { "IF1 DAC4", NULL, "I2S1" },
2551         { "IF1 DAC5", NULL, "I2S1" },
2552         { "IF1 DAC6", NULL, "I2S1" },
2553         { "IF1 DAC7", NULL, "I2S1" },
2554
2555         { "IF1 DAC01", NULL, "IF1 DAC0" },
2556         { "IF1 DAC01", NULL, "IF1 DAC1" },
2557         { "IF1 DAC23", NULL, "IF1 DAC2" },
2558         { "IF1 DAC23", NULL, "IF1 DAC3" },
2559         { "IF1 DAC45", NULL, "IF1 DAC4" },
2560         { "IF1 DAC45", NULL, "IF1 DAC5" },
2561         { "IF1 DAC67", NULL, "IF1 DAC6" },
2562         { "IF1 DAC67", NULL, "IF1 DAC7" },
2563
2564         { "IF2 DAC0", NULL, "AIF2RX" },
2565         { "IF2 DAC1", NULL, "AIF2RX" },
2566         { "IF2 DAC2", NULL, "AIF2RX" },
2567         { "IF2 DAC3", NULL, "AIF2RX" },
2568         { "IF2 DAC4", NULL, "AIF2RX" },
2569         { "IF2 DAC5", NULL, "AIF2RX" },
2570         { "IF2 DAC6", NULL, "AIF2RX" },
2571         { "IF2 DAC7", NULL, "AIF2RX" },
2572         { "IF2 DAC0", NULL, "I2S2" },
2573         { "IF2 DAC1", NULL, "I2S2" },
2574         { "IF2 DAC2", NULL, "I2S2" },
2575         { "IF2 DAC3", NULL, "I2S2" },
2576         { "IF2 DAC4", NULL, "I2S2" },
2577         { "IF2 DAC5", NULL, "I2S2" },
2578         { "IF2 DAC6", NULL, "I2S2" },
2579         { "IF2 DAC7", NULL, "I2S2" },
2580
2581         { "IF2 DAC01", NULL, "IF2 DAC0" },
2582         { "IF2 DAC01", NULL, "IF2 DAC1" },
2583         { "IF2 DAC23", NULL, "IF2 DAC2" },
2584         { "IF2 DAC23", NULL, "IF2 DAC3" },
2585         { "IF2 DAC45", NULL, "IF2 DAC4" },
2586         { "IF2 DAC45", NULL, "IF2 DAC5" },
2587         { "IF2 DAC67", NULL, "IF2 DAC6" },
2588         { "IF2 DAC67", NULL, "IF2 DAC7" },
2589
2590         { "IF3 DAC", NULL, "AIF3RX" },
2591         { "IF3 DAC", NULL, "I2S3" },
2592
2593         { "IF4 DAC", NULL, "AIF4RX" },
2594         { "IF4 DAC", NULL, "I2S4" },
2595
2596         { "IF3 DAC L", NULL, "IF3 DAC" },
2597         { "IF3 DAC R", NULL, "IF3 DAC" },
2598
2599         { "IF4 DAC L", NULL, "IF4 DAC" },
2600         { "IF4 DAC R", NULL, "IF4 DAC" },
2601
2602         { "SLB DAC0", NULL, "SLBRX" },
2603         { "SLB DAC1", NULL, "SLBRX" },
2604         { "SLB DAC2", NULL, "SLBRX" },
2605         { "SLB DAC3", NULL, "SLBRX" },
2606         { "SLB DAC4", NULL, "SLBRX" },
2607         { "SLB DAC5", NULL, "SLBRX" },
2608         { "SLB DAC6", NULL, "SLBRX" },
2609         { "SLB DAC7", NULL, "SLBRX" },
2610         { "SLB DAC0", NULL, "SLB" },
2611         { "SLB DAC1", NULL, "SLB" },
2612         { "SLB DAC2", NULL, "SLB" },
2613         { "SLB DAC3", NULL, "SLB" },
2614         { "SLB DAC4", NULL, "SLB" },
2615         { "SLB DAC5", NULL, "SLB" },
2616         { "SLB DAC6", NULL, "SLB" },
2617         { "SLB DAC7", NULL, "SLB" },
2618
2619         { "SLB DAC01", NULL, "SLB DAC0" },
2620         { "SLB DAC01", NULL, "SLB DAC1" },
2621         { "SLB DAC23", NULL, "SLB DAC2" },
2622         { "SLB DAC23", NULL, "SLB DAC3" },
2623         { "SLB DAC45", NULL, "SLB DAC4" },
2624         { "SLB DAC45", NULL, "SLB DAC5" },
2625         { "SLB DAC67", NULL, "SLB DAC6" },
2626         { "SLB DAC67", NULL, "SLB DAC7" },
2627
2628         { "ADDA1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
2629         { "ADDA1 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
2630         { "ADDA1 Mux", "OB 67", "OB67" },
2631
2632         { "DAC1 Mux", "IF1 DAC 01", "IF1 DAC01" },
2633         { "DAC1 Mux", "IF2 DAC 01", "IF2 DAC01" },
2634         { "DAC1 Mux", "IF3 DAC LR", "IF3 DAC" },
2635         { "DAC1 Mux", "IF4 DAC LR", "IF4 DAC" },
2636         { "DAC1 Mux", "SLB DAC 01", "SLB DAC01" },
2637         { "DAC1 Mux", "OB 01", "OB01 Bypass Mux" },
2638
2639         { "DAC1 MIXL", "Stereo ADC Switch", "ADDA1 Mux" },
2640         { "DAC1 MIXL", "DAC1 Switch", "DAC1 Mux" },
2641         { "DAC1 MIXL", NULL, "dac stereo1 filter" },
2642         { "DAC1 MIXR", "Stereo ADC Switch", "ADDA1 Mux" },
2643         { "DAC1 MIXR", "DAC1 Switch", "DAC1 Mux" },
2644         { "DAC1 MIXR", NULL, "dac stereo1 filter" },
2645
2646         { "DAC1 FS", NULL, "DAC1 MIXL" },
2647         { "DAC1 FS", NULL, "DAC1 MIXR" },
2648
2649         { "DAC2 L Mux", "IF1 DAC 2", "IF1 DAC2" },
2650         { "DAC2 L Mux", "IF2 DAC 2", "IF2 DAC2" },
2651         { "DAC2 L Mux", "IF3 DAC L", "IF3 DAC L" },
2652         { "DAC2 L Mux", "IF4 DAC L", "IF4 DAC L" },
2653         { "DAC2 L Mux", "SLB DAC 2", "SLB DAC2" },
2654         { "DAC2 L Mux", "OB 2", "OutBound2" },
2655
2656         { "DAC2 R Mux", "IF1 DAC 3", "IF1 DAC3" },
2657         { "DAC2 R Mux", "IF2 DAC 3", "IF2 DAC3" },
2658         { "DAC2 R Mux", "IF3 DAC R", "IF3 DAC R" },
2659         { "DAC2 R Mux", "IF4 DAC R", "IF4 DAC R" },
2660         { "DAC2 R Mux", "SLB DAC 3", "SLB DAC3" },
2661         { "DAC2 R Mux", "OB 3", "OutBound3" },
2662         { "DAC2 R Mux", "Haptic Generator", "Haptic Generator" },
2663         { "DAC2 R Mux", "VAD ADC", "VAD ADC Mux" },
2664
2665         { "DAC3 L Mux", "IF1 DAC 4", "IF1 DAC4" },
2666         { "DAC3 L Mux", "IF2 DAC 4", "IF2 DAC4" },
2667         { "DAC3 L Mux", "IF3 DAC L", "IF3 DAC L" },
2668         { "DAC3 L Mux", "IF4 DAC L", "IF4 DAC L" },
2669         { "DAC3 L Mux", "SLB DAC 4", "SLB DAC4" },
2670         { "DAC3 L Mux", "OB 4", "OutBound4" },
2671
2672         { "DAC3 R Mux", "IF1 DAC 5", "IF1 DAC4" },
2673         { "DAC3 R Mux", "IF2 DAC 5", "IF2 DAC4" },
2674         { "DAC3 R Mux", "IF3 DAC R", "IF3 DAC R" },
2675         { "DAC3 R Mux", "IF4 DAC R", "IF4 DAC R" },
2676         { "DAC3 R Mux", "SLB DAC 5", "SLB DAC5" },
2677         { "DAC3 R Mux", "OB 5", "OutBound5" },
2678
2679         { "DAC4 L Mux", "IF1 DAC 6", "IF1 DAC6" },
2680         { "DAC4 L Mux", "IF2 DAC 6", "IF2 DAC6" },
2681         { "DAC4 L Mux", "IF3 DAC L", "IF3 DAC L" },
2682         { "DAC4 L Mux", "IF4 DAC L", "IF4 DAC L" },
2683         { "DAC4 L Mux", "SLB DAC 6", "SLB DAC6" },
2684         { "DAC4 L Mux", "OB 6", "OutBound6" },
2685
2686         { "DAC4 R Mux", "IF1 DAC 7", "IF1 DAC7" },
2687         { "DAC4 R Mux", "IF2 DAC 7", "IF2 DAC7" },
2688         { "DAC4 R Mux", "IF3 DAC R", "IF3 DAC R" },
2689         { "DAC4 R Mux", "IF4 DAC R", "IF4 DAC R" },
2690         { "DAC4 R Mux", "SLB DAC 7", "SLB DAC7" },
2691         { "DAC4 R Mux", "OB 7", "OutBound7" },
2692
2693         { "Sidetone Mux", "DMIC1 L", "DMIC L1" },
2694         { "Sidetone Mux", "DMIC2 L", "DMIC L2" },
2695         { "Sidetone Mux", "DMIC3 L", "DMIC L3" },
2696         { "Sidetone Mux", "DMIC4 L", "DMIC L4" },
2697         { "Sidetone Mux", "ADC1", "ADC 1" },
2698         { "Sidetone Mux", "ADC2", "ADC 2" },
2699
2700         { "Stereo DAC MIXL", "ST L Switch", "Sidetone Mux" },
2701         { "Stereo DAC MIXL", "DAC1 L Switch", "DAC1 MIXL" },
2702         { "Stereo DAC MIXL", "DAC2 L Switch", "DAC2 L Mux" },
2703         { "Stereo DAC MIXL", "DAC1 R Switch", "DAC1 MIXR" },
2704         { "Stereo DAC MIXL", NULL, "dac stereo1 filter" },
2705         { "Stereo DAC MIXR", "ST R Switch", "Sidetone Mux" },
2706         { "Stereo DAC MIXR", "DAC1 R Switch", "DAC1 MIXR" },
2707         { "Stereo DAC MIXR", "DAC2 R Switch", "DAC2 R Mux" },
2708         { "Stereo DAC MIXR", "DAC1 L Switch", "DAC1 MIXL" },
2709         { "Stereo DAC MIXR", NULL, "dac stereo1 filter" },
2710
2711         { "Mono DAC MIXL", "ST L Switch", "Sidetone Mux" },
2712         { "Mono DAC MIXL", "DAC1 L Switch", "DAC1 MIXL" },
2713         { "Mono DAC MIXL", "DAC2 L Switch", "DAC2 L Mux" },
2714         { "Mono DAC MIXL", "DAC2 R Switch", "DAC2 R Mux" },
2715         { "Mono DAC MIXL", NULL, "dac mono left filter" },
2716         { "Mono DAC MIXR", "ST R Switch", "Sidetone Mux" },
2717         { "Mono DAC MIXR", "DAC1 R Switch", "DAC1 MIXR" },
2718         { "Mono DAC MIXR", "DAC2 R Switch", "DAC2 R Mux" },
2719         { "Mono DAC MIXR", "DAC2 L Switch", "DAC2 L Mux" },
2720         { "Mono DAC MIXR", NULL, "dac mono right filter" },
2721
2722         { "DD1 MIXL", "Sto DAC Mix L Switch", "Stereo DAC MIXL" },
2723         { "DD1 MIXL", "Mono DAC Mix L Switch", "Mono DAC MIXL" },
2724         { "DD1 MIXL", "DAC3 L Switch", "DAC3 L Mux" },
2725         { "DD1 MIXL", "DAC3 R Switch", "DAC3 R Mux" },
2726         { "DD1 MIXR", "Sto DAC Mix R Switch", "Stereo DAC MIXR" },
2727         { "DD1 MIXR", "Mono DAC Mix R Switch", "Mono DAC MIXR" },
2728         { "DD1 MIXR", "DAC3 L Switch", "DAC3 L Mux" },
2729         { "DD1 MIXR", "DAC3 R Switch", "DAC3 R Mux" },
2730
2731         { "DD2 MIXL", "Sto DAC Mix L Switch", "Stereo DAC MIXL" },
2732         { "DD2 MIXL", "Mono DAC Mix L Switch", "Mono DAC MIXL" },
2733         { "DD2 MIXL", "DAC4 L Switch", "DAC4 L Mux" },
2734         { "DD2 MIXL", "DAC4 R Switch", "DAC4 R Mux" },
2735         { "DD2 MIXR", "Sto DAC Mix R Switch", "Stereo DAC MIXR" },
2736         { "DD2 MIXR", "Mono DAC Mix R Switch", "Mono DAC MIXR" },
2737         { "DD2 MIXR", "DAC4 L Switch", "DAC4 L Mux" },
2738         { "DD2 MIXR", "DAC4 R Switch", "DAC4 R Mux" },
2739
2740         { "Stereo DAC MIX", NULL, "Stereo DAC MIXL" },
2741         { "Stereo DAC MIX", NULL, "Stereo DAC MIXR" },
2742         { "Mono DAC MIX", NULL, "Mono DAC MIXL" },
2743         { "Mono DAC MIX", NULL, "Mono DAC MIXR" },
2744         { "DD1 MIX", NULL, "DD1 MIXL" },
2745         { "DD1 MIX", NULL, "DD1 MIXR" },
2746         { "DD2 MIX", NULL, "DD2 MIXL" },
2747         { "DD2 MIX", NULL, "DD2 MIXR" },
2748
2749         { "DAC12 SRC Mux", "STO1 DAC MIX", "Stereo DAC MIX" },
2750         { "DAC12 SRC Mux", "MONO DAC MIX", "Mono DAC MIX" },
2751         { "DAC12 SRC Mux", "DD MIX1", "DD1 MIX" },
2752         { "DAC12 SRC Mux", "DD MIX2", "DD2 MIX" },
2753
2754         { "DAC3 SRC Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
2755         { "DAC3 SRC Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
2756         { "DAC3 SRC Mux", "DD MIX1L", "DD1 MIXL" },
2757         { "DAC3 SRC Mux", "DD MIX2L", "DD2 MIXL" },
2758
2759         { "DAC 1", NULL, "DAC12 SRC Mux" },
2760         { "DAC 1", NULL, "PLL1", is_sys_clk_from_pll },
2761         { "DAC 2", NULL, "DAC12 SRC Mux" },
2762         { "DAC 2", NULL, "PLL1", is_sys_clk_from_pll },
2763         { "DAC 3", NULL, "DAC3 SRC Mux" },
2764         { "DAC 3", NULL, "PLL1", is_sys_clk_from_pll },
2765
2766         { "PDM1 L Mux", "STO1 DAC MIX", "Stereo DAC MIXL" },
2767         { "PDM1 L Mux", "MONO DAC MIX", "Mono DAC MIXL" },
2768         { "PDM1 L Mux", "DD MIX1", "DD1 MIXL" },
2769         { "PDM1 L Mux", "DD MIX2", "DD2 MIXL" },
2770         { "PDM1 L Mux", NULL, "PDM1 Power" },
2771         { "PDM1 R Mux", "STO1 DAC MIX", "Stereo DAC MIXR" },
2772         { "PDM1 R Mux", "MONO DAC MIX", "Mono DAC MIXR" },
2773         { "PDM1 R Mux", "DD MIX1", "DD1 MIXR" },
2774         { "PDM1 R Mux", "DD MIX2", "DD2 MIXR" },
2775         { "PDM1 R Mux", NULL, "PDM1 Power" },
2776         { "PDM2 L Mux", "STO1 DAC MIX", "Stereo DAC MIXL" },
2777         { "PDM2 L Mux", "MONO DAC MIX", "Mono DAC MIXL" },
2778         { "PDM2 L Mux", "DD MIX1", "DD1 MIXL" },
2779         { "PDM2 L Mux", "DD MIX2", "DD2 MIXL" },
2780         { "PDM2 L Mux", NULL, "PDM2 Power" },
2781         { "PDM2 R Mux", "STO1 DAC MIX", "Stereo DAC MIXR" },
2782         { "PDM2 R Mux", "MONO DAC MIX", "Mono DAC MIXR" },
2783         { "PDM2 R Mux", "DD MIX1", "DD1 MIXR" },
2784         { "PDM2 R Mux", "DD MIX1", "DD2 MIXR" },
2785         { "PDM2 R Mux", NULL, "PDM2 Power" },
2786
2787         { "LOUT1 amp", NULL, "DAC 1" },
2788         { "LOUT2 amp", NULL, "DAC 2" },
2789         { "LOUT3 amp", NULL, "DAC 3" },
2790
2791         { "LOUT1", NULL, "LOUT1 amp" },
2792         { "LOUT2", NULL, "LOUT2 amp" },
2793         { "LOUT3", NULL, "LOUT3 amp" },
2794
2795         { "PDM1L", NULL, "PDM1 L Mux" },
2796         { "PDM1R", NULL, "PDM1 R Mux" },
2797         { "PDM2L", NULL, "PDM2 L Mux" },
2798         { "PDM2R", NULL, "PDM2 R Mux" },
2799 };
2800
2801 static int get_clk_info(int sclk, int rate)
2802 {
2803         int i, pd[] = {1, 2, 3, 4, 6, 8, 12, 16};
2804
2805         if (sclk <= 0 || rate <= 0)
2806                 return -EINVAL;
2807
2808         rate = rate << 8;
2809         for (i = 0; i < ARRAY_SIZE(pd); i++)
2810                 if (sclk == rate * pd[i])
2811                         return i;
2812
2813         return -EINVAL;
2814 }
2815
2816 static int rt5677_hw_params(struct snd_pcm_substream *substream,
2817         struct snd_pcm_hw_params *params, struct snd_soc_dai *dai)
2818 {
2819         struct snd_soc_codec *codec = dai->codec;
2820         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2821         unsigned int val_len = 0, val_clk, mask_clk;
2822         int pre_div, bclk_ms, frame_size;
2823
2824         rt5677->lrck[dai->id] = params_rate(params);
2825         pre_div = get_clk_info(rt5677->sysclk, rt5677->lrck[dai->id]);
2826         if (pre_div < 0) {
2827                 dev_err(codec->dev, "Unsupported clock setting\n");
2828                 return -EINVAL;
2829         }
2830         frame_size = snd_soc_params_to_frame_size(params);
2831         if (frame_size < 0) {
2832                 dev_err(codec->dev, "Unsupported frame size: %d\n", frame_size);
2833                 return -EINVAL;
2834         }
2835         bclk_ms = frame_size > 32;
2836         rt5677->bclk[dai->id] = rt5677->lrck[dai->id] * (32 << bclk_ms);
2837
2838         dev_dbg(dai->dev, "bclk is %dHz and lrck is %dHz\n",
2839                 rt5677->bclk[dai->id], rt5677->lrck[dai->id]);
2840         dev_dbg(dai->dev, "bclk_ms is %d and pre_div is %d for iis %d\n",
2841                                 bclk_ms, pre_div, dai->id);
2842
2843         switch (params_width(params)) {
2844         case 16:
2845                 break;
2846         case 20:
2847                 val_len |= RT5677_I2S_DL_20;
2848                 break;
2849         case 24:
2850                 val_len |= RT5677_I2S_DL_24;
2851                 break;
2852         case 8:
2853                 val_len |= RT5677_I2S_DL_8;
2854                 break;
2855         default:
2856                 return -EINVAL;
2857         }
2858
2859         switch (dai->id) {
2860         case RT5677_AIF1:
2861                 mask_clk = RT5677_I2S_PD1_MASK;
2862                 val_clk = pre_div << RT5677_I2S_PD1_SFT;
2863                 regmap_update_bits(rt5677->regmap, RT5677_I2S1_SDP,
2864                         RT5677_I2S_DL_MASK, val_len);
2865                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
2866                         mask_clk, val_clk);
2867                 break;
2868         case RT5677_AIF2:
2869                 mask_clk = RT5677_I2S_PD2_MASK;
2870                 val_clk = pre_div << RT5677_I2S_PD2_SFT;
2871                 regmap_update_bits(rt5677->regmap, RT5677_I2S2_SDP,
2872                         RT5677_I2S_DL_MASK, val_len);
2873                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
2874                         mask_clk, val_clk);
2875                 break;
2876         case RT5677_AIF3:
2877                 mask_clk = RT5677_I2S_BCLK_MS3_MASK | RT5677_I2S_PD3_MASK;
2878                 val_clk = bclk_ms << RT5677_I2S_BCLK_MS3_SFT |
2879                         pre_div << RT5677_I2S_PD3_SFT;
2880                 regmap_update_bits(rt5677->regmap, RT5677_I2S3_SDP,
2881                         RT5677_I2S_DL_MASK, val_len);
2882                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
2883                         mask_clk, val_clk);
2884                 break;
2885         case RT5677_AIF4:
2886                 mask_clk = RT5677_I2S_BCLK_MS4_MASK | RT5677_I2S_PD4_MASK;
2887                 val_clk = bclk_ms << RT5677_I2S_BCLK_MS4_SFT |
2888                         pre_div << RT5677_I2S_PD4_SFT;
2889                 regmap_update_bits(rt5677->regmap, RT5677_I2S4_SDP,
2890                         RT5677_I2S_DL_MASK, val_len);
2891                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
2892                         mask_clk, val_clk);
2893                 break;
2894         default:
2895                 break;
2896         }
2897
2898         return 0;
2899 }
2900
2901 static int rt5677_set_dai_fmt(struct snd_soc_dai *dai, unsigned int fmt)
2902 {
2903         struct snd_soc_codec *codec = dai->codec;
2904         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2905         unsigned int reg_val = 0;
2906
2907         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
2908         case SND_SOC_DAIFMT_CBM_CFM:
2909                 rt5677->master[dai->id] = 1;
2910                 break;
2911         case SND_SOC_DAIFMT_CBS_CFS:
2912                 reg_val |= RT5677_I2S_MS_S;
2913                 rt5677->master[dai->id] = 0;
2914                 break;
2915         default:
2916                 return -EINVAL;
2917         }
2918
2919         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
2920         case SND_SOC_DAIFMT_NB_NF:
2921                 break;
2922         case SND_SOC_DAIFMT_IB_NF:
2923                 reg_val |= RT5677_I2S_BP_INV;
2924                 break;
2925         default:
2926                 return -EINVAL;
2927         }
2928
2929         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
2930         case SND_SOC_DAIFMT_I2S:
2931                 break;
2932         case SND_SOC_DAIFMT_LEFT_J:
2933                 reg_val |= RT5677_I2S_DF_LEFT;
2934                 break;
2935         case SND_SOC_DAIFMT_DSP_A:
2936                 reg_val |= RT5677_I2S_DF_PCM_A;
2937                 break;
2938         case SND_SOC_DAIFMT_DSP_B:
2939                 reg_val |= RT5677_I2S_DF_PCM_B;
2940                 break;
2941         default:
2942                 return -EINVAL;
2943         }
2944
2945         switch (dai->id) {
2946         case RT5677_AIF1:
2947                 regmap_update_bits(rt5677->regmap, RT5677_I2S1_SDP,
2948                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
2949                         RT5677_I2S_DF_MASK, reg_val);
2950                 break;
2951         case RT5677_AIF2:
2952                 regmap_update_bits(rt5677->regmap, RT5677_I2S2_SDP,
2953                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
2954                         RT5677_I2S_DF_MASK, reg_val);
2955                 break;
2956         case RT5677_AIF3:
2957                 regmap_update_bits(rt5677->regmap, RT5677_I2S3_SDP,
2958                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
2959                         RT5677_I2S_DF_MASK, reg_val);
2960                 break;
2961         case RT5677_AIF4:
2962                 regmap_update_bits(rt5677->regmap, RT5677_I2S4_SDP,
2963                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
2964                         RT5677_I2S_DF_MASK, reg_val);
2965                 break;
2966         default:
2967                 break;
2968         }
2969
2970
2971         return 0;
2972 }
2973
2974 static int rt5677_set_dai_sysclk(struct snd_soc_dai *dai,
2975                 int clk_id, unsigned int freq, int dir)
2976 {
2977         struct snd_soc_codec *codec = dai->codec;
2978         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2979         unsigned int reg_val = 0;
2980
2981         if (freq == rt5677->sysclk && clk_id == rt5677->sysclk_src)
2982                 return 0;
2983
2984         switch (clk_id) {
2985         case RT5677_SCLK_S_MCLK:
2986                 reg_val |= RT5677_SCLK_SRC_MCLK;
2987                 break;
2988         case RT5677_SCLK_S_PLL1:
2989                 reg_val |= RT5677_SCLK_SRC_PLL1;
2990                 break;
2991         case RT5677_SCLK_S_RCCLK:
2992                 reg_val |= RT5677_SCLK_SRC_RCCLK;
2993                 break;
2994         default:
2995                 dev_err(codec->dev, "Invalid clock id (%d)\n", clk_id);
2996                 return -EINVAL;
2997         }
2998         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
2999                 RT5677_SCLK_SRC_MASK, reg_val);
3000         rt5677->sysclk = freq;
3001         rt5677->sysclk_src = clk_id;
3002
3003         dev_dbg(dai->dev, "Sysclk is %dHz and clock id is %d\n", freq, clk_id);
3004
3005         return 0;
3006 }
3007
3008 /**
3009  * rt5677_pll_calc - Calcualte PLL M/N/K code.
3010  * @freq_in: external clock provided to codec.
3011  * @freq_out: target clock which codec works on.
3012  * @pll_code: Pointer to structure with M, N, K, bypass K and bypass M flag.
3013  *
3014  * Calcualte M/N/K code and bypass K/M flag to configure PLL for codec.
3015  *
3016  * Returns 0 for success or negative error code.
3017  */
3018 static int rt5677_pll_calc(const unsigned int freq_in,
3019         const unsigned int freq_out, struct rt5677_pll_code *pll_code)
3020 {
3021         int max_n = RT5677_PLL_N_MAX, max_m = RT5677_PLL_M_MAX;
3022         int k, red, n_t, pll_out, in_t;
3023         int n = 0, m = 0, m_t = 0;
3024         int out_t, red_t = abs(freq_out - freq_in);
3025         bool m_bp = false, k_bp = false;
3026
3027         if (RT5677_PLL_INP_MAX < freq_in || RT5677_PLL_INP_MIN > freq_in)
3028                 return -EINVAL;
3029
3030         k = 100000000 / freq_out - 2;
3031         if (k > RT5677_PLL_K_MAX)
3032                 k = RT5677_PLL_K_MAX;
3033         for (n_t = 0; n_t <= max_n; n_t++) {
3034                 in_t = freq_in / (k + 2);
3035                 pll_out = freq_out / (n_t + 2);
3036                 if (in_t < 0)
3037                         continue;
3038                 if (in_t == pll_out) {
3039                         m_bp = true;
3040                         n = n_t;
3041                         goto code_find;
3042                 }
3043                 red = abs(in_t - pll_out);
3044                 if (red < red_t) {
3045                         m_bp = true;
3046                         n = n_t;
3047                         m = m_t;
3048                         if (red == 0)
3049                                 goto code_find;
3050                         red_t = red;
3051                 }
3052                 for (m_t = 0; m_t <= max_m; m_t++) {
3053                         out_t = in_t / (m_t + 2);
3054                         red = abs(out_t - pll_out);
3055                         if (red < red_t) {
3056                                 m_bp = false;
3057                                 n = n_t;
3058                                 m = m_t;
3059                                 if (red == 0)
3060                                         goto code_find;
3061                                 red_t = red;
3062                         }
3063                 }
3064         }
3065         pr_debug("Only get approximation about PLL\n");
3066
3067 code_find:
3068
3069         pll_code->m_bp = m_bp;
3070         pll_code->k_bp = k_bp;
3071         pll_code->m_code = m;
3072         pll_code->n_code = n;
3073         pll_code->k_code = k;
3074         return 0;
3075 }
3076
3077 static int rt5677_set_dai_pll(struct snd_soc_dai *dai, int pll_id, int source,
3078                         unsigned int freq_in, unsigned int freq_out)
3079 {
3080         struct snd_soc_codec *codec = dai->codec;
3081         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3082         struct rt5677_pll_code pll_code;
3083         int ret;
3084
3085         if (source == rt5677->pll_src && freq_in == rt5677->pll_in &&
3086             freq_out == rt5677->pll_out)
3087                 return 0;
3088
3089         if (!freq_in || !freq_out) {
3090                 dev_dbg(codec->dev, "PLL disabled\n");
3091
3092                 rt5677->pll_in = 0;
3093                 rt5677->pll_out = 0;
3094                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
3095                         RT5677_SCLK_SRC_MASK, RT5677_SCLK_SRC_MCLK);
3096                 return 0;
3097         }
3098
3099         switch (source) {
3100         case RT5677_PLL1_S_MCLK:
3101                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
3102                         RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_MCLK);
3103                 break;
3104         case RT5677_PLL1_S_BCLK1:
3105         case RT5677_PLL1_S_BCLK2:
3106         case RT5677_PLL1_S_BCLK3:
3107         case RT5677_PLL1_S_BCLK4:
3108                 switch (dai->id) {
3109                 case RT5677_AIF1:
3110                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
3111                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK1);
3112                         break;
3113                 case RT5677_AIF2:
3114                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
3115                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK2);
3116                         break;
3117                 case RT5677_AIF3:
3118                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
3119                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK3);
3120                         break;
3121                 case RT5677_AIF4:
3122                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
3123                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK4);
3124                         break;
3125                 default:
3126                         break;
3127                 }
3128                 break;
3129         default:
3130                 dev_err(codec->dev, "Unknown PLL source %d\n", source);
3131                 return -EINVAL;
3132         }
3133
3134         ret = rt5677_pll_calc(freq_in, freq_out, &pll_code);
3135         if (ret < 0) {
3136                 dev_err(codec->dev, "Unsupport input clock %d\n", freq_in);
3137                 return ret;
3138         }
3139
3140         dev_dbg(codec->dev, "m_bypass=%d k_bypass=%d m=%d n=%d k=%d\n",
3141                 pll_code.m_bp, pll_code.k_bp,
3142                 (pll_code.m_bp ? 0 : pll_code.m_code), pll_code.n_code,
3143                 (pll_code.k_bp ? 0 : pll_code.k_code));
3144
3145         regmap_write(rt5677->regmap, RT5677_PLL1_CTRL1,
3146                 pll_code.n_code << RT5677_PLL_N_SFT |
3147                 pll_code.k_bp << RT5677_PLL_K_BP_SFT |
3148                 (pll_code.k_bp ? 0 : pll_code.k_code));
3149         regmap_write(rt5677->regmap, RT5677_PLL1_CTRL2,
3150                 (pll_code.m_bp ? 0 : pll_code.m_code) << RT5677_PLL_M_SFT |
3151                 pll_code.m_bp << RT5677_PLL_M_BP_SFT);
3152
3153         rt5677->pll_in = freq_in;
3154         rt5677->pll_out = freq_out;
3155         rt5677->pll_src = source;
3156
3157         return 0;
3158 }
3159
3160 static int rt5677_set_bias_level(struct snd_soc_codec *codec,
3161                         enum snd_soc_bias_level level)
3162 {
3163         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3164
3165         switch (level) {
3166         case SND_SOC_BIAS_ON:
3167                 break;
3168
3169         case SND_SOC_BIAS_PREPARE:
3170                 if (codec->dapm.bias_level == SND_SOC_BIAS_STANDBY) {
3171                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
3172                                 RT5677_LDO1_SEL_MASK | RT5677_LDO2_SEL_MASK,
3173                                 0x0055);
3174                         regmap_update_bits(rt5677->regmap,
3175                                 RT5677_PR_BASE + RT5677_BIAS_CUR4,
3176                                 0x0f00, 0x0f00);
3177                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
3178                                 RT5677_PWR_VREF1 | RT5677_PWR_MB |
3179                                 RT5677_PWR_BG | RT5677_PWR_VREF2,
3180                                 RT5677_PWR_VREF1 | RT5677_PWR_MB |
3181                                 RT5677_PWR_BG | RT5677_PWR_VREF2);
3182                         mdelay(20);
3183                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
3184                                 RT5677_PWR_FV1 | RT5677_PWR_FV2,
3185                                 RT5677_PWR_FV1 | RT5677_PWR_FV2);
3186                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
3187                                 RT5677_PWR_CORE, RT5677_PWR_CORE);
3188                         regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC,
3189                                 0x1, 0x1);
3190                 }
3191                 break;
3192
3193         case SND_SOC_BIAS_STANDBY:
3194                 break;
3195
3196         case SND_SOC_BIAS_OFF:
3197                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x1, 0x0);
3198                 regmap_write(rt5677->regmap, RT5677_PWR_DIG1, 0x0000);
3199                 regmap_write(rt5677->regmap, RT5677_PWR_DIG2, 0x0000);
3200                 regmap_write(rt5677->regmap, RT5677_PWR_ANLG1, 0x0000);
3201                 regmap_write(rt5677->regmap, RT5677_PWR_ANLG2, 0x0000);
3202                 regmap_update_bits(rt5677->regmap,
3203                         RT5677_PR_BASE + RT5677_BIAS_CUR4, 0x0f00, 0x0000);
3204                 break;
3205
3206         default:
3207                 break;
3208         }
3209         codec->dapm.bias_level = level;
3210
3211         return 0;
3212 }
3213
3214 static int rt5677_probe(struct snd_soc_codec *codec)
3215 {
3216         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3217
3218         rt5677->codec = codec;
3219
3220         rt5677_set_bias_level(codec, SND_SOC_BIAS_OFF);
3221
3222         regmap_write(rt5677->regmap, RT5677_DIG_MISC, 0x0020);
3223         regmap_write(rt5677->regmap, RT5677_PWR_DSP2, 0x0c00);
3224
3225         return 0;
3226 }
3227
3228 static int rt5677_remove(struct snd_soc_codec *codec)
3229 {
3230         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3231
3232         regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
3233
3234         return 0;
3235 }
3236
3237 #ifdef CONFIG_PM
3238 static int rt5677_suspend(struct snd_soc_codec *codec)
3239 {
3240         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3241
3242         regcache_cache_only(rt5677->regmap, true);
3243         regcache_mark_dirty(rt5677->regmap);
3244
3245         return 0;
3246 }
3247
3248 static int rt5677_resume(struct snd_soc_codec *codec)
3249 {
3250         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3251
3252         regcache_cache_only(rt5677->regmap, false);
3253         regcache_sync(rt5677->regmap);
3254
3255         return 0;
3256 }
3257 #else
3258 #define rt5677_suspend NULL
3259 #define rt5677_resume NULL
3260 #endif
3261
3262 #define RT5677_STEREO_RATES SNDRV_PCM_RATE_8000_96000
3263 #define RT5677_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE | \
3264                         SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S8)
3265
3266 static struct snd_soc_dai_ops rt5677_aif_dai_ops = {
3267         .hw_params = rt5677_hw_params,
3268         .set_fmt = rt5677_set_dai_fmt,
3269         .set_sysclk = rt5677_set_dai_sysclk,
3270         .set_pll = rt5677_set_dai_pll,
3271 };
3272
3273 static struct snd_soc_dai_driver rt5677_dai[] = {
3274         {
3275                 .name = "rt5677-aif1",
3276                 .id = RT5677_AIF1,
3277                 .playback = {
3278                         .stream_name = "AIF1 Playback",
3279                         .channels_min = 1,
3280                         .channels_max = 2,
3281                         .rates = RT5677_STEREO_RATES,
3282                         .formats = RT5677_FORMATS,
3283                 },
3284                 .capture = {
3285                         .stream_name = "AIF1 Capture",
3286                         .channels_min = 1,
3287                         .channels_max = 2,
3288                         .rates = RT5677_STEREO_RATES,
3289                         .formats = RT5677_FORMATS,
3290                 },
3291                 .ops = &rt5677_aif_dai_ops,
3292         },
3293         {
3294                 .name = "rt5677-aif2",
3295                 .id = RT5677_AIF2,
3296                 .playback = {
3297                         .stream_name = "AIF2 Playback",
3298                         .channels_min = 1,
3299                         .channels_max = 2,
3300                         .rates = RT5677_STEREO_RATES,
3301                         .formats = RT5677_FORMATS,
3302                 },
3303                 .capture = {
3304                         .stream_name = "AIF2 Capture",
3305                         .channels_min = 1,
3306                         .channels_max = 2,
3307                         .rates = RT5677_STEREO_RATES,
3308                         .formats = RT5677_FORMATS,
3309                 },
3310                 .ops = &rt5677_aif_dai_ops,
3311         },
3312         {
3313                 .name = "rt5677-aif3",
3314                 .id = RT5677_AIF3,
3315                 .playback = {
3316                         .stream_name = "AIF3 Playback",
3317                         .channels_min = 1,
3318                         .channels_max = 2,
3319                         .rates = RT5677_STEREO_RATES,
3320                         .formats = RT5677_FORMATS,
3321                 },
3322                 .capture = {
3323                         .stream_name = "AIF3 Capture",
3324                         .channels_min = 1,
3325                         .channels_max = 2,
3326                         .rates = RT5677_STEREO_RATES,
3327                         .formats = RT5677_FORMATS,
3328                 },
3329                 .ops = &rt5677_aif_dai_ops,
3330         },
3331         {
3332                 .name = "rt5677-aif4",
3333                 .id = RT5677_AIF4,
3334                 .playback = {
3335                         .stream_name = "AIF4 Playback",
3336                         .channels_min = 1,
3337                         .channels_max = 2,
3338                         .rates = RT5677_STEREO_RATES,
3339                         .formats = RT5677_FORMATS,
3340                 },
3341                 .capture = {
3342                         .stream_name = "AIF4 Capture",
3343                         .channels_min = 1,
3344                         .channels_max = 2,
3345                         .rates = RT5677_STEREO_RATES,
3346                         .formats = RT5677_FORMATS,
3347                 },
3348                 .ops = &rt5677_aif_dai_ops,
3349         },
3350         {
3351                 .name = "rt5677-slimbus",
3352                 .id = RT5677_AIF5,
3353                 .playback = {
3354                         .stream_name = "SLIMBus Playback",
3355                         .channels_min = 1,
3356                         .channels_max = 2,
3357                         .rates = RT5677_STEREO_RATES,
3358                         .formats = RT5677_FORMATS,
3359                 },
3360                 .capture = {
3361                         .stream_name = "SLIMBus Capture",
3362                         .channels_min = 1,
3363                         .channels_max = 2,
3364                         .rates = RT5677_STEREO_RATES,
3365                         .formats = RT5677_FORMATS,
3366                 },
3367                 .ops = &rt5677_aif_dai_ops,
3368         },
3369 };
3370
3371 static struct snd_soc_codec_driver soc_codec_dev_rt5677 = {
3372         .probe = rt5677_probe,
3373         .remove = rt5677_remove,
3374         .suspend = rt5677_suspend,
3375         .resume = rt5677_resume,
3376         .set_bias_level = rt5677_set_bias_level,
3377         .idle_bias_off = true,
3378         .controls = rt5677_snd_controls,
3379         .num_controls = ARRAY_SIZE(rt5677_snd_controls),
3380         .dapm_widgets = rt5677_dapm_widgets,
3381         .num_dapm_widgets = ARRAY_SIZE(rt5677_dapm_widgets),
3382         .dapm_routes = rt5677_dapm_routes,
3383         .num_dapm_routes = ARRAY_SIZE(rt5677_dapm_routes),
3384 };
3385
3386 static const struct regmap_config rt5677_regmap = {
3387         .reg_bits = 8,
3388         .val_bits = 16,
3389
3390         .max_register = RT5677_VENDOR_ID2 + 1 + (ARRAY_SIZE(rt5677_ranges) *
3391                                                 RT5677_PR_SPACING),
3392
3393         .volatile_reg = rt5677_volatile_register,
3394         .readable_reg = rt5677_readable_register,
3395
3396         .cache_type = REGCACHE_RBTREE,
3397         .reg_defaults = rt5677_reg,
3398         .num_reg_defaults = ARRAY_SIZE(rt5677_reg),
3399         .ranges = rt5677_ranges,
3400         .num_ranges = ARRAY_SIZE(rt5677_ranges),
3401 };
3402
3403 static const struct i2c_device_id rt5677_i2c_id[] = {
3404         { "rt5677", 0 },
3405         { }
3406 };
3407 MODULE_DEVICE_TABLE(i2c, rt5677_i2c_id);
3408
3409 static int rt5677_i2c_probe(struct i2c_client *i2c,
3410                     const struct i2c_device_id *id)
3411 {
3412         struct rt5677_platform_data *pdata = dev_get_platdata(&i2c->dev);
3413         struct rt5677_priv *rt5677;
3414         int ret;
3415         unsigned int val;
3416
3417         rt5677 = devm_kzalloc(&i2c->dev, sizeof(struct rt5677_priv),
3418                                 GFP_KERNEL);
3419         if (rt5677 == NULL)
3420                 return -ENOMEM;
3421
3422         i2c_set_clientdata(i2c, rt5677);
3423
3424         if (pdata)
3425                 rt5677->pdata = *pdata;
3426
3427         rt5677->regmap = devm_regmap_init_i2c(i2c, &rt5677_regmap);
3428         if (IS_ERR(rt5677->regmap)) {
3429                 ret = PTR_ERR(rt5677->regmap);
3430                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
3431                         ret);
3432                 return ret;
3433         }
3434
3435         regmap_read(rt5677->regmap, RT5677_VENDOR_ID2, &val);
3436         if (val != RT5677_DEVICE_ID) {
3437                 dev_err(&i2c->dev,
3438                         "Device with ID register %x is not rt5677\n", val);
3439                 return -ENODEV;
3440         }
3441
3442         regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
3443
3444         ret = regmap_register_patch(rt5677->regmap, init_list,
3445                                     ARRAY_SIZE(init_list));
3446         if (ret != 0)
3447                 dev_warn(&i2c->dev, "Failed to apply regmap patch: %d\n", ret);
3448
3449         if (rt5677->pdata.in1_diff)
3450                 regmap_update_bits(rt5677->regmap, RT5677_IN1,
3451                                         RT5677_IN_DF1, RT5677_IN_DF1);
3452
3453         if (rt5677->pdata.in2_diff)
3454                 regmap_update_bits(rt5677->regmap, RT5677_IN1,
3455                                         RT5677_IN_DF2, RT5677_IN_DF2);
3456
3457         ret = snd_soc_register_codec(&i2c->dev, &soc_codec_dev_rt5677,
3458                         rt5677_dai, ARRAY_SIZE(rt5677_dai));
3459         if (ret < 0)
3460                 goto err;
3461
3462         return 0;
3463 err:
3464         return ret;
3465 }
3466
3467 static int rt5677_i2c_remove(struct i2c_client *i2c)
3468 {
3469         snd_soc_unregister_codec(&i2c->dev);
3470
3471         return 0;
3472 }
3473
3474 static struct i2c_driver rt5677_i2c_driver = {
3475         .driver = {
3476                 .name = "rt5677",
3477                 .owner = THIS_MODULE,
3478         },
3479         .probe = rt5677_i2c_probe,
3480         .remove   = rt5677_i2c_remove,
3481         .id_table = rt5677_i2c_id,
3482 };
3483
3484 static int __init rt5677_modinit(void)
3485 {
3486         return i2c_add_driver(&rt5677_i2c_driver);
3487 }
3488 module_init(rt5677_modinit);
3489
3490 static void __exit rt5677_modexit(void)
3491 {
3492         i2c_del_driver(&rt5677_i2c_driver);
3493 }
3494 module_exit(rt5677_modexit);
3495
3496 MODULE_DESCRIPTION("ASoC RT5677 driver");
3497 MODULE_AUTHOR("Oder Chiou <oder_chiou@realtek.com>");
3498 MODULE_LICENSE("GPL v2");