]> git.karo-electronics.de Git - karo-tx-linux.git/blob - sound/soc/codecs/wm8962.c
48b5c95a064812be6fafc667411ecee86e4a62dc
[karo-tx-linux.git] / sound / soc / codecs / wm8962.c
1 /*
2  * wm8962.c  --  WM8962 ALSA SoC Audio driver
3  *
4  * Copyright 2010 Wolfson Microelectronics plc
5  *
6  * Author: Mark Brown <broonie@opensource.wolfsonmicro.com>
7  *
8  *
9  * This program is free software; you can redistribute it and/or modify
10  * it under the terms of the GNU General Public License version 2 as
11  * published by the Free Software Foundation.
12  */
13
14 #include <linux/module.h>
15 #include <linux/moduleparam.h>
16 #include <linux/init.h>
17 #include <linux/delay.h>
18 #include <linux/pm.h>
19 #include <linux/gcd.h>
20 #include <linux/gpio.h>
21 #include <linux/i2c.h>
22 #include <linux/input.h>
23 #include <linux/platform_device.h>
24 #include <linux/regmap.h>
25 #include <linux/regulator/consumer.h>
26 #include <linux/slab.h>
27 #include <linux/workqueue.h>
28 #include <sound/core.h>
29 #include <sound/jack.h>
30 #include <sound/pcm.h>
31 #include <sound/pcm_params.h>
32 #include <sound/soc.h>
33 #include <sound/initval.h>
34 #include <sound/tlv.h>
35 #include <sound/wm8962.h>
36 #include <trace/events/asoc.h>
37
38 #include "wm8962.h"
39
40 #define WM8962_NUM_SUPPLIES 8
41 static const char *wm8962_supply_names[WM8962_NUM_SUPPLIES] = {
42         "DCVDD",
43         "DBVDD",
44         "AVDD",
45         "CPVDD",
46         "MICVDD",
47         "PLLVDD",
48         "SPKVDD1",
49         "SPKVDD2",
50 };
51
52 /* codec private data */
53 struct wm8962_priv {
54         struct regmap *regmap;
55         struct snd_soc_codec *codec;
56
57         int sysclk;
58         int sysclk_rate;
59
60         int bclk;  /* Desired BCLK */
61         int lrclk;
62
63         struct completion fll_lock;
64         int fll_src;
65         int fll_fref;
66         int fll_fout;
67
68         u16 dsp2_ena;
69
70         struct delayed_work mic_work;
71         struct snd_soc_jack *jack;
72
73         struct regulator_bulk_data supplies[WM8962_NUM_SUPPLIES];
74         struct notifier_block disable_nb[WM8962_NUM_SUPPLIES];
75
76 #if defined(CONFIG_INPUT) || defined(CONFIG_INPUT_MODULE)
77         struct input_dev *beep;
78         struct work_struct beep_work;
79         int beep_rate;
80 #endif
81
82 #ifdef CONFIG_GPIOLIB
83         struct gpio_chip gpio_chip;
84 #endif
85
86         int irq;
87 };
88
89 /* We can't use the same notifier block for more than one supply and
90  * there's no way I can see to get from a callback to the caller
91  * except container_of().
92  */
93 #define WM8962_REGULATOR_EVENT(n) \
94 static int wm8962_regulator_event_##n(struct notifier_block *nb, \
95                                     unsigned long event, void *data)    \
96 { \
97         struct wm8962_priv *wm8962 = container_of(nb, struct wm8962_priv, \
98                                                   disable_nb[n]); \
99         if (event & REGULATOR_EVENT_DISABLE) { \
100                 regcache_cache_only(wm8962->regmap, true);      \
101         } \
102         return 0; \
103 }
104
105 WM8962_REGULATOR_EVENT(0)
106 WM8962_REGULATOR_EVENT(1)
107 WM8962_REGULATOR_EVENT(2)
108 WM8962_REGULATOR_EVENT(3)
109 WM8962_REGULATOR_EVENT(4)
110 WM8962_REGULATOR_EVENT(5)
111 WM8962_REGULATOR_EVENT(6)
112 WM8962_REGULATOR_EVENT(7)
113
114 static struct reg_default wm8962_reg[] = {
115         { 0, 0x009F },   /* R0     - Left Input volume */
116         { 1, 0x049F },   /* R1     - Right Input volume */
117         { 2, 0x0000 },   /* R2     - HPOUTL volume */
118         { 3, 0x0000 },   /* R3     - HPOUTR volume */
119         { 4, 0x0020 },   /* R4     - Clocking1 */
120         { 5, 0x0018 },   /* R5     - ADC & DAC Control 1 */
121         { 6, 0x2008 },   /* R6     - ADC & DAC Control 2 */
122         { 7, 0x000A },   /* R7     - Audio Interface 0 */
123         { 8, 0x01E4 },   /* R8     - Clocking2 */
124         { 9, 0x0300 },   /* R9     - Audio Interface 1 */
125         { 10, 0x00C0 },  /* R10    - Left DAC volume */
126         { 11, 0x00C0 },  /* R11    - Right DAC volume */
127
128         { 14, 0x0040 },   /* R14    - Audio Interface 2 */
129         { 15, 0x6243 },   /* R15    - Software Reset */
130
131         { 17, 0x007B },   /* R17    - ALC1 */
132         { 18, 0x0000 },   /* R18    - ALC2 */
133         { 19, 0x1C32 },   /* R19    - ALC3 */
134         { 20, 0x3200 },   /* R20    - Noise Gate */
135         { 21, 0x00C0 },   /* R21    - Left ADC volume */
136         { 22, 0x00C0 },   /* R22    - Right ADC volume */
137         { 23, 0x0160 },   /* R23    - Additional control(1) */
138         { 24, 0x0000 },   /* R24    - Additional control(2) */
139         { 25, 0x0000 },   /* R25    - Pwr Mgmt (1) */
140         { 26, 0x0000 },   /* R26    - Pwr Mgmt (2) */
141         { 27, 0x0010 },   /* R27    - Additional Control (3) */
142         { 28, 0x0000 },   /* R28    - Anti-pop */
143
144         { 30, 0x005E },   /* R30    - Clocking 3 */
145         { 31, 0x0000 },   /* R31    - Input mixer control (1) */
146         { 32, 0x0145 },   /* R32    - Left input mixer volume */
147         { 33, 0x0145 },   /* R33    - Right input mixer volume */
148         { 34, 0x0009 },   /* R34    - Input mixer control (2) */
149         { 35, 0x0003 },   /* R35    - Input bias control */
150         { 37, 0x0008 },   /* R37    - Left input PGA control */
151         { 38, 0x0008 },   /* R38    - Right input PGA control */
152
153         { 40, 0x0000 },   /* R40    - SPKOUTL volume */
154         { 41, 0x0000 },   /* R41    - SPKOUTR volume */
155
156         { 47, 0x0000 },   /* R47    - Thermal Shutdown Status */
157         { 48, 0x8027 },   /* R48    - Additional Control (4) */
158         { 49, 0x0010 },   /* R49    - Class D Control 1 */
159
160         { 51, 0x0003 },   /* R51    - Class D Control 2 */
161
162         { 56, 0x0506 },   /* R56    - Clocking 4 */
163         { 57, 0x0000 },   /* R57    - DAC DSP Mixing (1) */
164         { 58, 0x0000 },   /* R58    - DAC DSP Mixing (2) */
165
166         { 60, 0x0300 },   /* R60    - DC Servo 0 */
167         { 61, 0x0300 },   /* R61    - DC Servo 1 */
168
169         { 64, 0x0810 },   /* R64    - DC Servo 4 */
170
171         { 66, 0x0000 },   /* R66    - DC Servo 6 */
172
173         { 68, 0x001B },   /* R68    - Analogue PGA Bias */
174         { 69, 0x0000 },   /* R69    - Analogue HP 0 */
175
176         { 71, 0x01FB },   /* R71    - Analogue HP 2 */
177         { 72, 0x0000 },   /* R72    - Charge Pump 1 */
178
179         { 82, 0x0004 },   /* R82    - Charge Pump B */
180
181         { 87, 0x0000 },   /* R87    - Write Sequencer Control 1 */
182
183         { 90, 0x0000 },   /* R90    - Write Sequencer Control 2 */
184
185         { 93, 0x0000 },   /* R93    - Write Sequencer Control 3 */
186         { 94, 0x0000 },   /* R94    - Control Interface */
187
188         { 99, 0x0000 },   /* R99    - Mixer Enables */
189         { 100, 0x0000 },   /* R100   - Headphone Mixer (1) */
190         { 101, 0x0000 },   /* R101   - Headphone Mixer (2) */
191         { 102, 0x013F },   /* R102   - Headphone Mixer (3) */
192         { 103, 0x013F },   /* R103   - Headphone Mixer (4) */
193
194         { 105, 0x0000 },   /* R105   - Speaker Mixer (1) */
195         { 106, 0x0000 },   /* R106   - Speaker Mixer (2) */
196         { 107, 0x013F },   /* R107   - Speaker Mixer (3) */
197         { 108, 0x013F },   /* R108   - Speaker Mixer (4) */
198         { 109, 0x0003 },   /* R109   - Speaker Mixer (5) */
199         { 110, 0x0002 },   /* R110   - Beep Generator (1) */
200
201         { 115, 0x0006 },   /* R115   - Oscillator Trim (3) */
202         { 116, 0x0026 },   /* R116   - Oscillator Trim (4) */
203
204         { 119, 0x0000 },   /* R119   - Oscillator Trim (7) */
205
206         { 124, 0x0011 },   /* R124   - Analogue Clocking1 */
207         { 125, 0x004B },   /* R125   - Analogue Clocking2 */
208         { 126, 0x000D },   /* R126   - Analogue Clocking3 */
209         { 127, 0x0000 },   /* R127   - PLL Software Reset */
210
211         { 129, 0x0000 },   /* R129   - PLL2 */
212
213         { 131, 0x0000 },   /* R131   - PLL 4 */
214
215         { 136, 0x0067 },   /* R136   - PLL 9 */
216         { 137, 0x001C },   /* R137   - PLL 10 */
217         { 138, 0x0071 },   /* R138   - PLL 11 */
218         { 139, 0x00C7 },   /* R139   - PLL 12 */
219         { 140, 0x0067 },   /* R140   - PLL 13 */
220         { 141, 0x0048 },   /* R141   - PLL 14 */
221         { 142, 0x0022 },   /* R142   - PLL 15 */
222         { 143, 0x0097 },   /* R143   - PLL 16 */
223
224         { 155, 0x000C },   /* R155   - FLL Control (1) */
225         { 156, 0x0039 },   /* R156   - FLL Control (2) */
226         { 157, 0x0180 },   /* R157   - FLL Control (3) */
227
228         { 159, 0x0032 },   /* R159   - FLL Control (5) */
229         { 160, 0x0018 },   /* R160   - FLL Control (6) */
230         { 161, 0x007D },   /* R161   - FLL Control (7) */
231         { 162, 0x0008 },   /* R162   - FLL Control (8) */
232
233         { 252, 0x0005 },   /* R252   - General test 1 */
234
235         { 256, 0x0000 },   /* R256   - DF1 */
236         { 257, 0x0000 },   /* R257   - DF2 */
237         { 258, 0x0000 },   /* R258   - DF3 */
238         { 259, 0x0000 },   /* R259   - DF4 */
239         { 260, 0x0000 },   /* R260   - DF5 */
240         { 261, 0x0000 },   /* R261   - DF6 */
241         { 262, 0x0000 },   /* R262   - DF7 */
242
243         { 264, 0x0000 },   /* R264   - LHPF1 */
244         { 265, 0x0000 },   /* R265   - LHPF2 */
245
246         { 268, 0x0000 },   /* R268   - THREED1 */
247         { 269, 0x0000 },   /* R269   - THREED2 */
248         { 270, 0x0000 },   /* R270   - THREED3 */
249         { 271, 0x0000 },   /* R271   - THREED4 */
250
251         { 276, 0x000C },   /* R276   - DRC 1 */
252         { 277, 0x0925 },   /* R277   - DRC 2 */
253         { 278, 0x0000 },   /* R278   - DRC 3 */
254         { 279, 0x0000 },   /* R279   - DRC 4 */
255         { 280, 0x0000 },   /* R280   - DRC 5 */
256
257         { 285, 0x0000 },   /* R285   - Tloopback */
258
259         { 335, 0x0004 },   /* R335   - EQ1 */
260         { 336, 0x6318 },   /* R336   - EQ2 */
261         { 337, 0x6300 },   /* R337   - EQ3 */
262         { 338, 0x0FCA },   /* R338   - EQ4 */
263         { 339, 0x0400 },   /* R339   - EQ5 */
264         { 340, 0x00D8 },   /* R340   - EQ6 */
265         { 341, 0x1EB5 },   /* R341   - EQ7 */
266         { 342, 0xF145 },   /* R342   - EQ8 */
267         { 343, 0x0B75 },   /* R343   - EQ9 */
268         { 344, 0x01C5 },   /* R344   - EQ10 */
269         { 345, 0x1C58 },   /* R345   - EQ11 */
270         { 346, 0xF373 },   /* R346   - EQ12 */
271         { 347, 0x0A54 },   /* R347   - EQ13 */
272         { 348, 0x0558 },   /* R348   - EQ14 */
273         { 349, 0x168E },   /* R349   - EQ15 */
274         { 350, 0xF829 },   /* R350   - EQ16 */
275         { 351, 0x07AD },   /* R351   - EQ17 */
276         { 352, 0x1103 },   /* R352   - EQ18 */
277         { 353, 0x0564 },   /* R353   - EQ19 */
278         { 354, 0x0559 },   /* R354   - EQ20 */
279         { 355, 0x4000 },   /* R355   - EQ21 */
280         { 356, 0x6318 },   /* R356   - EQ22 */
281         { 357, 0x6300 },   /* R357   - EQ23 */
282         { 358, 0x0FCA },   /* R358   - EQ24 */
283         { 359, 0x0400 },   /* R359   - EQ25 */
284         { 360, 0x00D8 },   /* R360   - EQ26 */
285         { 361, 0x1EB5 },   /* R361   - EQ27 */
286         { 362, 0xF145 },   /* R362   - EQ28 */
287         { 363, 0x0B75 },   /* R363   - EQ29 */
288         { 364, 0x01C5 },   /* R364   - EQ30 */
289         { 365, 0x1C58 },   /* R365   - EQ31 */
290         { 366, 0xF373 },   /* R366   - EQ32 */
291         { 367, 0x0A54 },   /* R367   - EQ33 */
292         { 368, 0x0558 },   /* R368   - EQ34 */
293         { 369, 0x168E },   /* R369   - EQ35 */
294         { 370, 0xF829 },   /* R370   - EQ36 */
295         { 371, 0x07AD },   /* R371   - EQ37 */
296         { 372, 0x1103 },   /* R372   - EQ38 */
297         { 373, 0x0564 },   /* R373   - EQ39 */
298         { 374, 0x0559 },   /* R374   - EQ40 */
299         { 375, 0x4000 },   /* R375   - EQ41 */
300
301         { 513, 0x0000 },   /* R513   - GPIO 2 */
302         { 514, 0x0000 },   /* R514   - GPIO 3 */
303
304         { 516, 0x8100 },   /* R516   - GPIO 5 */
305         { 517, 0x8100 },   /* R517   - GPIO 6 */
306
307         { 560, 0x0000 },   /* R560   - Interrupt Status 1 */
308         { 561, 0x0000 },   /* R561   - Interrupt Status 2 */
309
310         { 568, 0x0030 },   /* R568   - Interrupt Status 1 Mask */
311         { 569, 0xFFED },   /* R569   - Interrupt Status 2 Mask */
312
313         { 576, 0x0000 },   /* R576   - Interrupt Control */
314
315         { 584, 0x002D },   /* R584   - IRQ Debounce */
316
317         { 586, 0x0000 },   /* R586   -  MICINT Source Pol */
318
319         { 768, 0x1C00 },   /* R768   - DSP2 Power Management */
320
321         { 1037, 0x0000 },   /* R1037  - DSP2_ExecControl */
322
323         { 8192, 0x0000 },   /* R8192  - DSP2 Instruction RAM 0 */
324
325         { 9216, 0x0030 },   /* R9216  - DSP2 Address RAM 2 */
326         { 9217, 0x0000 },   /* R9217  - DSP2 Address RAM 1 */
327         { 9218, 0x0000 },   /* R9218  - DSP2 Address RAM 0 */
328
329         { 12288, 0x0000 },   /* R12288 - DSP2 Data1 RAM 1 */
330         { 12289, 0x0000 },   /* R12289 - DSP2 Data1 RAM 0 */
331
332         { 13312, 0x0000 },   /* R13312 - DSP2 Data2 RAM 1 */
333         { 13313, 0x0000 },   /* R13313 - DSP2 Data2 RAM 0 */
334
335         { 14336, 0x0000 },   /* R14336 - DSP2 Data3 RAM 1 */
336         { 14337, 0x0000 },   /* R14337 - DSP2 Data3 RAM 0 */
337
338         { 15360, 0x000A },   /* R15360 - DSP2 Coeff RAM 0 */
339
340         { 16384, 0x0000 },   /* R16384 - RETUNEADC_SHARED_COEFF_1 */
341         { 16385, 0x0000 },   /* R16385 - RETUNEADC_SHARED_COEFF_0 */
342         { 16386, 0x0000 },   /* R16386 - RETUNEDAC_SHARED_COEFF_1 */
343         { 16387, 0x0000 },   /* R16387 - RETUNEDAC_SHARED_COEFF_0 */
344         { 16388, 0x0000 },   /* R16388 - SOUNDSTAGE_ENABLES_1 */
345         { 16389, 0x0000 },   /* R16389 - SOUNDSTAGE_ENABLES_0 */
346
347         { 16896, 0x0002 },   /* R16896 - HDBASS_AI_1 */
348         { 16897, 0xBD12 },   /* R16897 - HDBASS_AI_0 */
349         { 16898, 0x007C },   /* R16898 - HDBASS_AR_1 */
350         { 16899, 0x586C },   /* R16899 - HDBASS_AR_0 */
351         { 16900, 0x0053 },   /* R16900 - HDBASS_B_1 */
352         { 16901, 0x8121 },   /* R16901 - HDBASS_B_0 */
353         { 16902, 0x003F },   /* R16902 - HDBASS_K_1 */
354         { 16903, 0x8BD8 },   /* R16903 - HDBASS_K_0 */
355         { 16904, 0x0032 },   /* R16904 - HDBASS_N1_1 */
356         { 16905, 0xF52D },   /* R16905 - HDBASS_N1_0 */
357         { 16906, 0x0065 },   /* R16906 - HDBASS_N2_1 */
358         { 16907, 0xAC8C },   /* R16907 - HDBASS_N2_0 */
359         { 16908, 0x006B },   /* R16908 - HDBASS_N3_1 */
360         { 16909, 0xE087 },   /* R16909 - HDBASS_N3_0 */
361         { 16910, 0x0072 },   /* R16910 - HDBASS_N4_1 */
362         { 16911, 0x1483 },   /* R16911 - HDBASS_N4_0 */
363         { 16912, 0x0072 },   /* R16912 - HDBASS_N5_1 */
364         { 16913, 0x1483 },   /* R16913 - HDBASS_N5_0 */
365         { 16914, 0x0043 },   /* R16914 - HDBASS_X1_1 */
366         { 16915, 0x3525 },   /* R16915 - HDBASS_X1_0 */
367         { 16916, 0x0006 },   /* R16916 - HDBASS_X2_1 */
368         { 16917, 0x6A4A },   /* R16917 - HDBASS_X2_0 */
369         { 16918, 0x0043 },   /* R16918 - HDBASS_X3_1 */
370         { 16919, 0x6079 },   /* R16919 - HDBASS_X3_0 */
371         { 16920, 0x0008 },   /* R16920 - HDBASS_ATK_1 */
372         { 16921, 0x0000 },   /* R16921 - HDBASS_ATK_0 */
373         { 16922, 0x0001 },   /* R16922 - HDBASS_DCY_1 */
374         { 16923, 0x0000 },   /* R16923 - HDBASS_DCY_0 */
375         { 16924, 0x0059 },   /* R16924 - HDBASS_PG_1 */
376         { 16925, 0x999A },   /* R16925 - HDBASS_PG_0 */
377
378         { 17048, 0x0083 },   /* R17408 - HPF_C_1 */
379         { 17049, 0x98AD },   /* R17409 - HPF_C_0 */
380
381         { 17920, 0x007F },   /* R17920 - ADCL_RETUNE_C1_1 */
382         { 17921, 0xFFFF },   /* R17921 - ADCL_RETUNE_C1_0 */
383         { 17922, 0x0000 },   /* R17922 - ADCL_RETUNE_C2_1 */
384         { 17923, 0x0000 },   /* R17923 - ADCL_RETUNE_C2_0 */
385         { 17924, 0x0000 },   /* R17924 - ADCL_RETUNE_C3_1 */
386         { 17925, 0x0000 },   /* R17925 - ADCL_RETUNE_C3_0 */
387         { 17926, 0x0000 },   /* R17926 - ADCL_RETUNE_C4_1 */
388         { 17927, 0x0000 },   /* R17927 - ADCL_RETUNE_C4_0 */
389         { 17928, 0x0000 },   /* R17928 - ADCL_RETUNE_C5_1 */
390         { 17929, 0x0000 },   /* R17929 - ADCL_RETUNE_C5_0 */
391         { 17930, 0x0000 },   /* R17930 - ADCL_RETUNE_C6_1 */
392         { 17931, 0x0000 },   /* R17931 - ADCL_RETUNE_C6_0 */
393         { 17932, 0x0000 },   /* R17932 - ADCL_RETUNE_C7_1 */
394         { 17933, 0x0000 },   /* R17933 - ADCL_RETUNE_C7_0 */
395         { 17934, 0x0000 },   /* R17934 - ADCL_RETUNE_C8_1 */
396         { 17935, 0x0000 },   /* R17935 - ADCL_RETUNE_C8_0 */
397         { 17936, 0x0000 },   /* R17936 - ADCL_RETUNE_C9_1 */
398         { 17937, 0x0000 },   /* R17937 - ADCL_RETUNE_C9_0 */
399         { 17938, 0x0000 },   /* R17938 - ADCL_RETUNE_C10_1 */
400         { 17939, 0x0000 },   /* R17939 - ADCL_RETUNE_C10_0 */
401         { 17940, 0x0000 },   /* R17940 - ADCL_RETUNE_C11_1 */
402         { 17941, 0x0000 },   /* R17941 - ADCL_RETUNE_C11_0 */
403         { 17942, 0x0000 },   /* R17942 - ADCL_RETUNE_C12_1 */
404         { 17943, 0x0000 },   /* R17943 - ADCL_RETUNE_C12_0 */
405         { 17944, 0x0000 },   /* R17944 - ADCL_RETUNE_C13_1 */
406         { 17945, 0x0000 },   /* R17945 - ADCL_RETUNE_C13_0 */
407         { 17946, 0x0000 },   /* R17946 - ADCL_RETUNE_C14_1 */
408         { 17947, 0x0000 },   /* R17947 - ADCL_RETUNE_C14_0 */
409         { 17948, 0x0000 },   /* R17948 - ADCL_RETUNE_C15_1 */
410         { 17949, 0x0000 },   /* R17949 - ADCL_RETUNE_C15_0 */
411         { 17950, 0x0000 },   /* R17950 - ADCL_RETUNE_C16_1 */
412         { 17951, 0x0000 },   /* R17951 - ADCL_RETUNE_C16_0 */
413         { 17952, 0x0000 },   /* R17952 - ADCL_RETUNE_C17_1 */
414         { 17953, 0x0000 },   /* R17953 - ADCL_RETUNE_C17_0 */
415         { 17954, 0x0000 },   /* R17954 - ADCL_RETUNE_C18_1 */
416         { 17955, 0x0000 },   /* R17955 - ADCL_RETUNE_C18_0 */
417         { 17956, 0x0000 },   /* R17956 - ADCL_RETUNE_C19_1 */
418         { 17957, 0x0000 },   /* R17957 - ADCL_RETUNE_C19_0 */
419         { 17958, 0x0000 },   /* R17958 - ADCL_RETUNE_C20_1 */
420         { 17959, 0x0000 },   /* R17959 - ADCL_RETUNE_C20_0 */
421         { 17960, 0x0000 },   /* R17960 - ADCL_RETUNE_C21_1 */
422         { 17961, 0x0000 },   /* R17961 - ADCL_RETUNE_C21_0 */
423         { 17962, 0x0000 },   /* R17962 - ADCL_RETUNE_C22_1 */
424         { 17963, 0x0000 },   /* R17963 - ADCL_RETUNE_C22_0 */
425         { 17964, 0x0000 },   /* R17964 - ADCL_RETUNE_C23_1 */
426         { 17965, 0x0000 },   /* R17965 - ADCL_RETUNE_C23_0 */
427         { 17966, 0x0000 },   /* R17966 - ADCL_RETUNE_C24_1 */
428         { 17967, 0x0000 },   /* R17967 - ADCL_RETUNE_C24_0 */
429         { 17968, 0x0000 },   /* R17968 - ADCL_RETUNE_C25_1 */
430         { 17969, 0x0000 },   /* R17969 - ADCL_RETUNE_C25_0 */
431         { 17970, 0x0000 },   /* R17970 - ADCL_RETUNE_C26_1 */
432         { 17971, 0x0000 },   /* R17971 - ADCL_RETUNE_C26_0 */
433         { 17972, 0x0000 },   /* R17972 - ADCL_RETUNE_C27_1 */
434         { 17973, 0x0000 },   /* R17973 - ADCL_RETUNE_C27_0 */
435         { 17974, 0x0000 },   /* R17974 - ADCL_RETUNE_C28_1 */
436         { 17975, 0x0000 },   /* R17975 - ADCL_RETUNE_C28_0 */
437         { 17976, 0x0000 },   /* R17976 - ADCL_RETUNE_C29_1 */
438         { 17977, 0x0000 },   /* R17977 - ADCL_RETUNE_C29_0 */
439         { 17978, 0x0000 },   /* R17978 - ADCL_RETUNE_C30_1 */
440         { 17979, 0x0000 },   /* R17979 - ADCL_RETUNE_C30_0 */
441         { 17980, 0x0000 },   /* R17980 - ADCL_RETUNE_C31_1 */
442         { 17981, 0x0000 },   /* R17981 - ADCL_RETUNE_C31_0 */
443         { 17982, 0x0000 },   /* R17982 - ADCL_RETUNE_C32_1 */
444         { 17983, 0x0000 },   /* R17983 - ADCL_RETUNE_C32_0 */
445
446         { 18432, 0x0020 },   /* R18432 - RETUNEADC_PG2_1 */
447         { 18433, 0x0000 },   /* R18433 - RETUNEADC_PG2_0 */
448         { 18434, 0x0040 },   /* R18434 - RETUNEADC_PG_1 */
449         { 18435, 0x0000 },   /* R18435 - RETUNEADC_PG_0 */
450
451         { 18944, 0x007F },   /* R18944 - ADCR_RETUNE_C1_1 */
452         { 18945, 0xFFFF },   /* R18945 - ADCR_RETUNE_C1_0 */
453         { 18946, 0x0000 },   /* R18946 - ADCR_RETUNE_C2_1 */
454         { 18947, 0x0000 },   /* R18947 - ADCR_RETUNE_C2_0 */
455         { 18948, 0x0000 },   /* R18948 - ADCR_RETUNE_C3_1 */
456         { 18949, 0x0000 },   /* R18949 - ADCR_RETUNE_C3_0 */
457         { 18950, 0x0000 },   /* R18950 - ADCR_RETUNE_C4_1 */
458         { 18951, 0x0000 },   /* R18951 - ADCR_RETUNE_C4_0 */
459         { 18952, 0x0000 },   /* R18952 - ADCR_RETUNE_C5_1 */
460         { 18953, 0x0000 },   /* R18953 - ADCR_RETUNE_C5_0 */
461         { 18954, 0x0000 },   /* R18954 - ADCR_RETUNE_C6_1 */
462         { 18955, 0x0000 },   /* R18955 - ADCR_RETUNE_C6_0 */
463         { 18956, 0x0000 },   /* R18956 - ADCR_RETUNE_C7_1 */
464         { 18957, 0x0000 },   /* R18957 - ADCR_RETUNE_C7_0 */
465         { 18958, 0x0000 },   /* R18958 - ADCR_RETUNE_C8_1 */
466         { 18959, 0x0000 },   /* R18959 - ADCR_RETUNE_C8_0 */
467         { 18960, 0x0000 },   /* R18960 - ADCR_RETUNE_C9_1 */
468         { 18961, 0x0000 },   /* R18961 - ADCR_RETUNE_C9_0 */
469         { 18962, 0x0000 },   /* R18962 - ADCR_RETUNE_C10_1 */
470         { 18963, 0x0000 },   /* R18963 - ADCR_RETUNE_C10_0 */
471         { 18964, 0x0000 },   /* R18964 - ADCR_RETUNE_C11_1 */
472         { 18965, 0x0000 },   /* R18965 - ADCR_RETUNE_C11_0 */
473         { 18966, 0x0000 },   /* R18966 - ADCR_RETUNE_C12_1 */
474         { 18967, 0x0000 },   /* R18967 - ADCR_RETUNE_C12_0 */
475         { 18968, 0x0000 },   /* R18968 - ADCR_RETUNE_C13_1 */
476         { 18969, 0x0000 },   /* R18969 - ADCR_RETUNE_C13_0 */
477         { 18970, 0x0000 },   /* R18970 - ADCR_RETUNE_C14_1 */
478         { 18971, 0x0000 },   /* R18971 - ADCR_RETUNE_C14_0 */
479         { 18972, 0x0000 },   /* R18972 - ADCR_RETUNE_C15_1 */
480         { 18973, 0x0000 },   /* R18973 - ADCR_RETUNE_C15_0 */
481         { 18974, 0x0000 },   /* R18974 - ADCR_RETUNE_C16_1 */
482         { 18975, 0x0000 },   /* R18975 - ADCR_RETUNE_C16_0 */
483         { 18976, 0x0000 },   /* R18976 - ADCR_RETUNE_C17_1 */
484         { 18977, 0x0000 },   /* R18977 - ADCR_RETUNE_C17_0 */
485         { 18978, 0x0000 },   /* R18978 - ADCR_RETUNE_C18_1 */
486         { 18979, 0x0000 },   /* R18979 - ADCR_RETUNE_C18_0 */
487         { 18980, 0x0000 },   /* R18980 - ADCR_RETUNE_C19_1 */
488         { 18981, 0x0000 },   /* R18981 - ADCR_RETUNE_C19_0 */
489         { 18982, 0x0000 },   /* R18982 - ADCR_RETUNE_C20_1 */
490         { 18983, 0x0000 },   /* R18983 - ADCR_RETUNE_C20_0 */
491         { 18984, 0x0000 },   /* R18984 - ADCR_RETUNE_C21_1 */
492         { 18985, 0x0000 },   /* R18985 - ADCR_RETUNE_C21_0 */
493         { 18986, 0x0000 },   /* R18986 - ADCR_RETUNE_C22_1 */
494         { 18987, 0x0000 },   /* R18987 - ADCR_RETUNE_C22_0 */
495         { 18988, 0x0000 },   /* R18988 - ADCR_RETUNE_C23_1 */
496         { 18989, 0x0000 },   /* R18989 - ADCR_RETUNE_C23_0 */
497         { 18990, 0x0000 },   /* R18990 - ADCR_RETUNE_C24_1 */
498         { 18991, 0x0000 },   /* R18991 - ADCR_RETUNE_C24_0 */
499         { 18992, 0x0000 },   /* R18992 - ADCR_RETUNE_C25_1 */
500         { 18993, 0x0000 },   /* R18993 - ADCR_RETUNE_C25_0 */
501         { 18994, 0x0000 },   /* R18994 - ADCR_RETUNE_C26_1 */
502         { 18995, 0x0000 },   /* R18995 - ADCR_RETUNE_C26_0 */
503         { 18996, 0x0000 },   /* R18996 - ADCR_RETUNE_C27_1 */
504         { 18997, 0x0000 },   /* R18997 - ADCR_RETUNE_C27_0 */
505         { 18998, 0x0000 },   /* R18998 - ADCR_RETUNE_C28_1 */
506         { 18999, 0x0000 },   /* R18999 - ADCR_RETUNE_C28_0 */
507         { 19000, 0x0000 },   /* R19000 - ADCR_RETUNE_C29_1 */
508         { 19001, 0x0000 },   /* R19001 - ADCR_RETUNE_C29_0 */
509         { 19002, 0x0000 },   /* R19002 - ADCR_RETUNE_C30_1 */
510         { 19003, 0x0000 },   /* R19003 - ADCR_RETUNE_C30_0 */
511         { 19004, 0x0000 },   /* R19004 - ADCR_RETUNE_C31_1 */
512         { 19005, 0x0000 },   /* R19005 - ADCR_RETUNE_C31_0 */
513         { 19006, 0x0000 },   /* R19006 - ADCR_RETUNE_C32_1 */
514         { 19007, 0x0000 },   /* R19007 - ADCR_RETUNE_C32_0 */
515
516         { 19456, 0x007F },   /* R19456 - DACL_RETUNE_C1_1 */
517         { 19457, 0xFFFF },   /* R19457 - DACL_RETUNE_C1_0 */
518         { 19458, 0x0000 },   /* R19458 - DACL_RETUNE_C2_1 */
519         { 19459, 0x0000 },   /* R19459 - DACL_RETUNE_C2_0 */
520         { 19460, 0x0000 },   /* R19460 - DACL_RETUNE_C3_1 */
521         { 19461, 0x0000 },   /* R19461 - DACL_RETUNE_C3_0 */
522         { 19462, 0x0000 },   /* R19462 - DACL_RETUNE_C4_1 */
523         { 19463, 0x0000 },   /* R19463 - DACL_RETUNE_C4_0 */
524         { 19464, 0x0000 },   /* R19464 - DACL_RETUNE_C5_1 */
525         { 19465, 0x0000 },   /* R19465 - DACL_RETUNE_C5_0 */
526         { 19466, 0x0000 },   /* R19466 - DACL_RETUNE_C6_1 */
527         { 19467, 0x0000 },   /* R19467 - DACL_RETUNE_C6_0 */
528         { 19468, 0x0000 },   /* R19468 - DACL_RETUNE_C7_1 */
529         { 19469, 0x0000 },   /* R19469 - DACL_RETUNE_C7_0 */
530         { 19470, 0x0000 },   /* R19470 - DACL_RETUNE_C8_1 */
531         { 19471, 0x0000 },   /* R19471 - DACL_RETUNE_C8_0 */
532         { 19472, 0x0000 },   /* R19472 - DACL_RETUNE_C9_1 */
533         { 19473, 0x0000 },   /* R19473 - DACL_RETUNE_C9_0 */
534         { 19474, 0x0000 },   /* R19474 - DACL_RETUNE_C10_1 */
535         { 19475, 0x0000 },   /* R19475 - DACL_RETUNE_C10_0 */
536         { 19476, 0x0000 },   /* R19476 - DACL_RETUNE_C11_1 */
537         { 19477, 0x0000 },   /* R19477 - DACL_RETUNE_C11_0 */
538         { 19478, 0x0000 },   /* R19478 - DACL_RETUNE_C12_1 */
539         { 19479, 0x0000 },   /* R19479 - DACL_RETUNE_C12_0 */
540         { 19480, 0x0000 },   /* R19480 - DACL_RETUNE_C13_1 */
541         { 19481, 0x0000 },   /* R19481 - DACL_RETUNE_C13_0 */
542         { 19482, 0x0000 },   /* R19482 - DACL_RETUNE_C14_1 */
543         { 19483, 0x0000 },   /* R19483 - DACL_RETUNE_C14_0 */
544         { 19484, 0x0000 },   /* R19484 - DACL_RETUNE_C15_1 */
545         { 19485, 0x0000 },   /* R19485 - DACL_RETUNE_C15_0 */
546         { 19486, 0x0000 },   /* R19486 - DACL_RETUNE_C16_1 */
547         { 19487, 0x0000 },   /* R19487 - DACL_RETUNE_C16_0 */
548         { 19488, 0x0000 },   /* R19488 - DACL_RETUNE_C17_1 */
549         { 19489, 0x0000 },   /* R19489 - DACL_RETUNE_C17_0 */
550         { 19490, 0x0000 },   /* R19490 - DACL_RETUNE_C18_1 */
551         { 19491, 0x0000 },   /* R19491 - DACL_RETUNE_C18_0 */
552         { 19492, 0x0000 },   /* R19492 - DACL_RETUNE_C19_1 */
553         { 19493, 0x0000 },   /* R19493 - DACL_RETUNE_C19_0 */
554         { 19494, 0x0000 },   /* R19494 - DACL_RETUNE_C20_1 */
555         { 19495, 0x0000 },   /* R19495 - DACL_RETUNE_C20_0 */
556         { 19496, 0x0000 },   /* R19496 - DACL_RETUNE_C21_1 */
557         { 19497, 0x0000 },   /* R19497 - DACL_RETUNE_C21_0 */
558         { 19498, 0x0000 },   /* R19498 - DACL_RETUNE_C22_1 */
559         { 19499, 0x0000 },   /* R19499 - DACL_RETUNE_C22_0 */
560         { 19500, 0x0000 },   /* R19500 - DACL_RETUNE_C23_1 */
561         { 19501, 0x0000 },   /* R19501 - DACL_RETUNE_C23_0 */
562         { 19502, 0x0000 },   /* R19502 - DACL_RETUNE_C24_1 */
563         { 19503, 0x0000 },   /* R19503 - DACL_RETUNE_C24_0 */
564         { 19504, 0x0000 },   /* R19504 - DACL_RETUNE_C25_1 */
565         { 19505, 0x0000 },   /* R19505 - DACL_RETUNE_C25_0 */
566         { 19506, 0x0000 },   /* R19506 - DACL_RETUNE_C26_1 */
567         { 19507, 0x0000 },   /* R19507 - DACL_RETUNE_C26_0 */
568         { 19508, 0x0000 },   /* R19508 - DACL_RETUNE_C27_1 */
569         { 19509, 0x0000 },   /* R19509 - DACL_RETUNE_C27_0 */
570         { 19510, 0x0000 },   /* R19510 - DACL_RETUNE_C28_1 */
571         { 19511, 0x0000 },   /* R19511 - DACL_RETUNE_C28_0 */
572         { 19512, 0x0000 },   /* R19512 - DACL_RETUNE_C29_1 */
573         { 19513, 0x0000 },   /* R19513 - DACL_RETUNE_C29_0 */
574         { 19514, 0x0000 },   /* R19514 - DACL_RETUNE_C30_1 */
575         { 19515, 0x0000 },   /* R19515 - DACL_RETUNE_C30_0 */
576         { 19516, 0x0000 },   /* R19516 - DACL_RETUNE_C31_1 */
577         { 19517, 0x0000 },   /* R19517 - DACL_RETUNE_C31_0 */
578         { 19518, 0x0000 },   /* R19518 - DACL_RETUNE_C32_1 */
579         { 19519, 0x0000 },   /* R19519 - DACL_RETUNE_C32_0 */
580
581         { 19968, 0x0020 },   /* R19968 - RETUNEDAC_PG2_1 */
582         { 19969, 0x0000 },   /* R19969 - RETUNEDAC_PG2_0 */
583         { 19970, 0x0040 },   /* R19970 - RETUNEDAC_PG_1 */
584         { 19971, 0x0000 },   /* R19971 - RETUNEDAC_PG_0 */
585
586         { 20480, 0x007F },   /* R20480 - DACR_RETUNE_C1_1 */
587         { 20481, 0xFFFF },   /* R20481 - DACR_RETUNE_C1_0 */
588         { 20482, 0x0000 },   /* R20482 - DACR_RETUNE_C2_1 */
589         { 20483, 0x0000 },   /* R20483 - DACR_RETUNE_C2_0 */
590         { 20484, 0x0000 },   /* R20484 - DACR_RETUNE_C3_1 */
591         { 20485, 0x0000 },   /* R20485 - DACR_RETUNE_C3_0 */
592         { 20486, 0x0000 },   /* R20486 - DACR_RETUNE_C4_1 */
593         { 20487, 0x0000 },   /* R20487 - DACR_RETUNE_C4_0 */
594         { 20488, 0x0000 },   /* R20488 - DACR_RETUNE_C5_1 */
595         { 20489, 0x0000 },   /* R20489 - DACR_RETUNE_C5_0 */
596         { 20490, 0x0000 },   /* R20490 - DACR_RETUNE_C6_1 */
597         { 20491, 0x0000 },   /* R20491 - DACR_RETUNE_C6_0 */
598         { 20492, 0x0000 },   /* R20492 - DACR_RETUNE_C7_1 */
599         { 20493, 0x0000 },   /* R20493 - DACR_RETUNE_C7_0 */
600         { 20494, 0x0000 },   /* R20494 - DACR_RETUNE_C8_1 */
601         { 20495, 0x0000 },   /* R20495 - DACR_RETUNE_C8_0 */
602         { 20496, 0x0000 },   /* R20496 - DACR_RETUNE_C9_1 */
603         { 20497, 0x0000 },   /* R20497 - DACR_RETUNE_C9_0 */
604         { 20498, 0x0000 },   /* R20498 - DACR_RETUNE_C10_1 */
605         { 20499, 0x0000 },   /* R20499 - DACR_RETUNE_C10_0 */
606         { 20500, 0x0000 },   /* R20500 - DACR_RETUNE_C11_1 */
607         { 20501, 0x0000 },   /* R20501 - DACR_RETUNE_C11_0 */
608         { 20502, 0x0000 },   /* R20502 - DACR_RETUNE_C12_1 */
609         { 20503, 0x0000 },   /* R20503 - DACR_RETUNE_C12_0 */
610         { 20504, 0x0000 },   /* R20504 - DACR_RETUNE_C13_1 */
611         { 20505, 0x0000 },   /* R20505 - DACR_RETUNE_C13_0 */
612         { 20506, 0x0000 },   /* R20506 - DACR_RETUNE_C14_1 */
613         { 20507, 0x0000 },   /* R20507 - DACR_RETUNE_C14_0 */
614         { 20508, 0x0000 },   /* R20508 - DACR_RETUNE_C15_1 */
615         { 20509, 0x0000 },   /* R20509 - DACR_RETUNE_C15_0 */
616         { 20510, 0x0000 },   /* R20510 - DACR_RETUNE_C16_1 */
617         { 20511, 0x0000 },   /* R20511 - DACR_RETUNE_C16_0 */
618         { 20512, 0x0000 },   /* R20512 - DACR_RETUNE_C17_1 */
619         { 20513, 0x0000 },   /* R20513 - DACR_RETUNE_C17_0 */
620         { 20514, 0x0000 },   /* R20514 - DACR_RETUNE_C18_1 */
621         { 20515, 0x0000 },   /* R20515 - DACR_RETUNE_C18_0 */
622         { 20516, 0x0000 },   /* R20516 - DACR_RETUNE_C19_1 */
623         { 20517, 0x0000 },   /* R20517 - DACR_RETUNE_C19_0 */
624         { 20518, 0x0000 },   /* R20518 - DACR_RETUNE_C20_1 */
625         { 20519, 0x0000 },   /* R20519 - DACR_RETUNE_C20_0 */
626         { 20520, 0x0000 },   /* R20520 - DACR_RETUNE_C21_1 */
627         { 20521, 0x0000 },   /* R20521 - DACR_RETUNE_C21_0 */
628         { 20522, 0x0000 },   /* R20522 - DACR_RETUNE_C22_1 */
629         { 20523, 0x0000 },   /* R20523 - DACR_RETUNE_C22_0 */
630         { 20524, 0x0000 },   /* R20524 - DACR_RETUNE_C23_1 */
631         { 20525, 0x0000 },   /* R20525 - DACR_RETUNE_C23_0 */
632         { 20526, 0x0000 },   /* R20526 - DACR_RETUNE_C24_1 */
633         { 20527, 0x0000 },   /* R20527 - DACR_RETUNE_C24_0 */
634         { 20528, 0x0000 },   /* R20528 - DACR_RETUNE_C25_1 */
635         { 20529, 0x0000 },   /* R20529 - DACR_RETUNE_C25_0 */
636         { 20530, 0x0000 },   /* R20530 - DACR_RETUNE_C26_1 */
637         { 20531, 0x0000 },   /* R20531 - DACR_RETUNE_C26_0 */
638         { 20532, 0x0000 },   /* R20532 - DACR_RETUNE_C27_1 */
639         { 20533, 0x0000 },   /* R20533 - DACR_RETUNE_C27_0 */
640         { 20534, 0x0000 },   /* R20534 - DACR_RETUNE_C28_1 */
641         { 20535, 0x0000 },   /* R20535 - DACR_RETUNE_C28_0 */
642         { 20536, 0x0000 },   /* R20536 - DACR_RETUNE_C29_1 */
643         { 20537, 0x0000 },   /* R20537 - DACR_RETUNE_C29_0 */
644         { 20538, 0x0000 },   /* R20538 - DACR_RETUNE_C30_1 */
645         { 20539, 0x0000 },   /* R20539 - DACR_RETUNE_C30_0 */
646         { 20540, 0x0000 },   /* R20540 - DACR_RETUNE_C31_1 */
647         { 20541, 0x0000 },   /* R20541 - DACR_RETUNE_C31_0 */
648         { 20542, 0x0000 },   /* R20542 - DACR_RETUNE_C32_1 */
649         { 20543, 0x0000 },   /* R20543 - DACR_RETUNE_C32_0 */
650
651         { 20992, 0x008C },   /* R20992 - VSS_XHD2_1 */
652         { 20993, 0x0200 },   /* R20993 - VSS_XHD2_0 */
653         { 20994, 0x0035 },   /* R20994 - VSS_XHD3_1 */
654         { 20995, 0x0700 },   /* R20995 - VSS_XHD3_0 */
655         { 20996, 0x003A },   /* R20996 - VSS_XHN1_1 */
656         { 20997, 0x4100 },   /* R20997 - VSS_XHN1_0 */
657         { 20998, 0x008B },   /* R20998 - VSS_XHN2_1 */
658         { 20999, 0x7D00 },   /* R20999 - VSS_XHN2_0 */
659         { 21000, 0x003A },   /* R21000 - VSS_XHN3_1 */
660         { 21001, 0x4100 },   /* R21001 - VSS_XHN3_0 */
661         { 21002, 0x008C },   /* R21002 - VSS_XLA_1 */
662         { 21003, 0xFEE8 },   /* R21003 - VSS_XLA_0 */
663         { 21004, 0x0078 },   /* R21004 - VSS_XLB_1 */
664         { 21005, 0x0000 },   /* R21005 - VSS_XLB_0 */
665         { 21006, 0x003F },   /* R21006 - VSS_XLG_1 */
666         { 21007, 0xB260 },   /* R21007 - VSS_XLG_0 */
667         { 21008, 0x002D },   /* R21008 - VSS_PG2_1 */
668         { 21009, 0x1818 },   /* R21009 - VSS_PG2_0 */
669         { 21010, 0x0020 },   /* R21010 - VSS_PG_1 */
670         { 21011, 0x0000 },   /* R21011 - VSS_PG_0 */
671         { 21012, 0x00F1 },   /* R21012 - VSS_XTD1_1 */
672         { 21013, 0x8340 },   /* R21013 - VSS_XTD1_0 */
673         { 21014, 0x00FB },   /* R21014 - VSS_XTD2_1 */
674         { 21015, 0x8300 },   /* R21015 - VSS_XTD2_0 */
675         { 21016, 0x00EE },   /* R21016 - VSS_XTD3_1 */
676         { 21017, 0xAEC0 },   /* R21017 - VSS_XTD3_0 */
677         { 21018, 0x00FB },   /* R21018 - VSS_XTD4_1 */
678         { 21019, 0xAC40 },   /* R21019 - VSS_XTD4_0 */
679         { 21020, 0x00F1 },   /* R21020 - VSS_XTD5_1 */
680         { 21021, 0x7F80 },   /* R21021 - VSS_XTD5_0 */
681         { 21022, 0x00F4 },   /* R21022 - VSS_XTD6_1 */
682         { 21023, 0x3B40 },   /* R21023 - VSS_XTD6_0 */
683         { 21024, 0x00F5 },   /* R21024 - VSS_XTD7_1 */
684         { 21025, 0xFB00 },   /* R21025 - VSS_XTD7_0 */
685         { 21026, 0x00EA },   /* R21026 - VSS_XTD8_1 */
686         { 21027, 0x10C0 },   /* R21027 - VSS_XTD8_0 */
687         { 21028, 0x00FC },   /* R21028 - VSS_XTD9_1 */
688         { 21029, 0xC580 },   /* R21029 - VSS_XTD9_0 */
689         { 21030, 0x00E2 },   /* R21030 - VSS_XTD10_1 */
690         { 21031, 0x75C0 },   /* R21031 - VSS_XTD10_0 */
691         { 21032, 0x0004 },   /* R21032 - VSS_XTD11_1 */
692         { 21033, 0xB480 },   /* R21033 - VSS_XTD11_0 */
693         { 21034, 0x00D4 },   /* R21034 - VSS_XTD12_1 */
694         { 21035, 0xF980 },   /* R21035 - VSS_XTD12_0 */
695         { 21036, 0x0004 },   /* R21036 - VSS_XTD13_1 */
696         { 21037, 0x9140 },   /* R21037 - VSS_XTD13_0 */
697         { 21038, 0x00D8 },   /* R21038 - VSS_XTD14_1 */
698         { 21039, 0xA480 },   /* R21039 - VSS_XTD14_0 */
699         { 21040, 0x0002 },   /* R21040 - VSS_XTD15_1 */
700         { 21041, 0x3DC0 },   /* R21041 - VSS_XTD15_0 */
701         { 21042, 0x00CF },   /* R21042 - VSS_XTD16_1 */
702         { 21043, 0x7A80 },   /* R21043 - VSS_XTD16_0 */
703         { 21044, 0x00DC },   /* R21044 - VSS_XTD17_1 */
704         { 21045, 0x0600 },   /* R21045 - VSS_XTD17_0 */
705         { 21046, 0x00F2 },   /* R21046 - VSS_XTD18_1 */
706         { 21047, 0xDAC0 },   /* R21047 - VSS_XTD18_0 */
707         { 21048, 0x00BA },   /* R21048 - VSS_XTD19_1 */
708         { 21049, 0xF340 },   /* R21049 - VSS_XTD19_0 */
709         { 21050, 0x000A },   /* R21050 - VSS_XTD20_1 */
710         { 21051, 0x7940 },   /* R21051 - VSS_XTD20_0 */
711         { 21052, 0x001C },   /* R21052 - VSS_XTD21_1 */
712         { 21053, 0x0680 },   /* R21053 - VSS_XTD21_0 */
713         { 21054, 0x00FD },   /* R21054 - VSS_XTD22_1 */
714         { 21055, 0x2D00 },   /* R21055 - VSS_XTD22_0 */
715         { 21056, 0x001C },   /* R21056 - VSS_XTD23_1 */
716         { 21057, 0xE840 },   /* R21057 - VSS_XTD23_0 */
717         { 21058, 0x000D },   /* R21058 - VSS_XTD24_1 */
718         { 21059, 0xDC40 },   /* R21059 - VSS_XTD24_0 */
719         { 21060, 0x00FC },   /* R21060 - VSS_XTD25_1 */
720         { 21061, 0x9D00 },   /* R21061 - VSS_XTD25_0 */
721         { 21062, 0x0009 },   /* R21062 - VSS_XTD26_1 */
722         { 21063, 0x5580 },   /* R21063 - VSS_XTD26_0 */
723         { 21064, 0x00FE },   /* R21064 - VSS_XTD27_1 */
724         { 21065, 0x7E80 },   /* R21065 - VSS_XTD27_0 */
725         { 21066, 0x000E },   /* R21066 - VSS_XTD28_1 */
726         { 21067, 0xAB40 },   /* R21067 - VSS_XTD28_0 */
727         { 21068, 0x00F9 },   /* R21068 - VSS_XTD29_1 */
728         { 21069, 0x9880 },   /* R21069 - VSS_XTD29_0 */
729         { 21070, 0x0009 },   /* R21070 - VSS_XTD30_1 */
730         { 21071, 0x87C0 },   /* R21071 - VSS_XTD30_0 */
731         { 21072, 0x00FD },   /* R21072 - VSS_XTD31_1 */
732         { 21073, 0x2C40 },   /* R21073 - VSS_XTD31_0 */
733         { 21074, 0x0009 },   /* R21074 - VSS_XTD32_1 */
734         { 21075, 0x4800 },   /* R21075 - VSS_XTD32_0 */
735         { 21076, 0x0003 },   /* R21076 - VSS_XTS1_1 */
736         { 21077, 0x5F40 },   /* R21077 - VSS_XTS1_0 */
737         { 21078, 0x0000 },   /* R21078 - VSS_XTS2_1 */
738         { 21079, 0x8700 },   /* R21079 - VSS_XTS2_0 */
739         { 21080, 0x00FA },   /* R21080 - VSS_XTS3_1 */
740         { 21081, 0xE4C0 },   /* R21081 - VSS_XTS3_0 */
741         { 21082, 0x0000 },   /* R21082 - VSS_XTS4_1 */
742         { 21083, 0x0B40 },   /* R21083 - VSS_XTS4_0 */
743         { 21084, 0x0004 },   /* R21084 - VSS_XTS5_1 */
744         { 21085, 0xE180 },   /* R21085 - VSS_XTS5_0 */
745         { 21086, 0x0001 },   /* R21086 - VSS_XTS6_1 */
746         { 21087, 0x1F40 },   /* R21087 - VSS_XTS6_0 */
747         { 21088, 0x00F8 },   /* R21088 - VSS_XTS7_1 */
748         { 21089, 0xB000 },   /* R21089 - VSS_XTS7_0 */
749         { 21090, 0x00FB },   /* R21090 - VSS_XTS8_1 */
750         { 21091, 0xCBC0 },   /* R21091 - VSS_XTS8_0 */
751         { 21092, 0x0004 },   /* R21092 - VSS_XTS9_1 */
752         { 21093, 0xF380 },   /* R21093 - VSS_XTS9_0 */
753         { 21094, 0x0007 },   /* R21094 - VSS_XTS10_1 */
754         { 21095, 0xDF40 },   /* R21095 - VSS_XTS10_0 */
755         { 21096, 0x00FF },   /* R21096 - VSS_XTS11_1 */
756         { 21097, 0x0700 },   /* R21097 - VSS_XTS11_0 */
757         { 21098, 0x00EF },   /* R21098 - VSS_XTS12_1 */
758         { 21099, 0xD700 },   /* R21099 - VSS_XTS12_0 */
759         { 21100, 0x00FB },   /* R21100 - VSS_XTS13_1 */
760         { 21101, 0xAF40 },   /* R21101 - VSS_XTS13_0 */
761         { 21102, 0x0010 },   /* R21102 - VSS_XTS14_1 */
762         { 21103, 0x8A80 },   /* R21103 - VSS_XTS14_0 */
763         { 21104, 0x0011 },   /* R21104 - VSS_XTS15_1 */
764         { 21105, 0x07C0 },   /* R21105 - VSS_XTS15_0 */
765         { 21106, 0x00E0 },   /* R21106 - VSS_XTS16_1 */
766         { 21107, 0x0800 },   /* R21107 - VSS_XTS16_0 */
767         { 21108, 0x00D2 },   /* R21108 - VSS_XTS17_1 */
768         { 21109, 0x7600 },   /* R21109 - VSS_XTS17_0 */
769         { 21110, 0x0020 },   /* R21110 - VSS_XTS18_1 */
770         { 21111, 0xCF40 },   /* R21111 - VSS_XTS18_0 */
771         { 21112, 0x0030 },   /* R21112 - VSS_XTS19_1 */
772         { 21113, 0x2340 },   /* R21113 - VSS_XTS19_0 */
773         { 21114, 0x00FD },   /* R21114 - VSS_XTS20_1 */
774         { 21115, 0x69C0 },   /* R21115 - VSS_XTS20_0 */
775         { 21116, 0x0028 },   /* R21116 - VSS_XTS21_1 */
776         { 21117, 0x3500 },   /* R21117 - VSS_XTS21_0 */
777         { 21118, 0x0006 },   /* R21118 - VSS_XTS22_1 */
778         { 21119, 0x3300 },   /* R21119 - VSS_XTS22_0 */
779         { 21120, 0x00D9 },   /* R21120 - VSS_XTS23_1 */
780         { 21121, 0xF6C0 },   /* R21121 - VSS_XTS23_0 */
781         { 21122, 0x00F3 },   /* R21122 - VSS_XTS24_1 */
782         { 21123, 0x3340 },   /* R21123 - VSS_XTS24_0 */
783         { 21124, 0x000F },   /* R21124 - VSS_XTS25_1 */
784         { 21125, 0x4200 },   /* R21125 - VSS_XTS25_0 */
785         { 21126, 0x0004 },   /* R21126 - VSS_XTS26_1 */
786         { 21127, 0x0C80 },   /* R21127 - VSS_XTS26_0 */
787         { 21128, 0x00FB },   /* R21128 - VSS_XTS27_1 */
788         { 21129, 0x3F80 },   /* R21129 - VSS_XTS27_0 */
789         { 21130, 0x00F7 },   /* R21130 - VSS_XTS28_1 */
790         { 21131, 0x57C0 },   /* R21131 - VSS_XTS28_0 */
791         { 21132, 0x0003 },   /* R21132 - VSS_XTS29_1 */
792         { 21133, 0x5400 },   /* R21133 - VSS_XTS29_0 */
793         { 21134, 0x0000 },   /* R21134 - VSS_XTS30_1 */
794         { 21135, 0xC6C0 },   /* R21135 - VSS_XTS30_0 */
795         { 21136, 0x0003 },   /* R21136 - VSS_XTS31_1 */
796         { 21137, 0x12C0 },   /* R21137 - VSS_XTS31_0 */
797         { 21138, 0x00FD },   /* R21138 - VSS_XTS32_1 */
798         { 21139, 0x8580 },   /* R21139 - VSS_XTS32_0 */
799 };
800
801 static const struct wm8962_reg_access {
802         u16 read;
803         u16 write;
804         u16 vol;
805 } wm8962_reg_access[WM8962_MAX_REGISTER + 1] = {
806         [0] = { 0x00FF, 0x01FF, 0x0000 }, /* R0     - Left Input volume */
807         [1] = { 0xFEFF, 0x01FF, 0x0000 }, /* R1     - Right Input volume */
808         [2] = { 0x00FF, 0x01FF, 0x0000 }, /* R2     - HPOUTL volume */
809         [3] = { 0x00FF, 0x01FF, 0x0000 }, /* R3     - HPOUTR volume */
810         [4] = { 0x07FE, 0x07FE, 0xFFFF }, /* R4     - Clocking1 */
811         [5] = { 0x007F, 0x007F, 0x0000 }, /* R5     - ADC & DAC Control 1 */
812         [6] = { 0x37ED, 0x37ED, 0x0000 }, /* R6     - ADC & DAC Control 2 */
813         [7] = { 0x1FFF, 0x1FFF, 0x0000 }, /* R7     - Audio Interface 0 */
814         [8] = { 0x0FEF, 0x0FEF, 0xFFFF }, /* R8     - Clocking2 */
815         [9] = { 0x0B9F, 0x039F, 0x0000 }, /* R9     - Audio Interface 1 */
816         [10] = { 0x00FF, 0x01FF, 0x0000 }, /* R10    - Left DAC volume */
817         [11] = { 0x00FF, 0x01FF, 0x0000 }, /* R11    - Right DAC volume */
818         [14] = { 0x07FF, 0x07FF, 0x0000 }, /* R14    - Audio Interface 2 */
819         [15] = { 0xFFFF, 0xFFFF, 0xFFFF }, /* R15    - Software Reset */
820         [17] = { 0x07FF, 0x07FF, 0x0000 }, /* R17    - ALC1 */
821         [18] = { 0xF8FF, 0x00FF, 0xFFFF }, /* R18    - ALC2 */
822         [19] = { 0x1DFF, 0x1DFF, 0x0000 }, /* R19    - ALC3 */
823         [20] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20    - Noise Gate */
824         [21] = { 0x00FF, 0x01FF, 0x0000 }, /* R21    - Left ADC volume */
825         [22] = { 0x00FF, 0x01FF, 0x0000 }, /* R22    - Right ADC volume */
826         [23] = { 0x0161, 0x0161, 0x0000 }, /* R23    - Additional control(1) */
827         [24] = { 0x0008, 0x0008, 0x0000 }, /* R24    - Additional control(2) */
828         [25] = { 0x07FE, 0x07FE, 0x0000 }, /* R25    - Pwr Mgmt (1) */
829         [26] = { 0x01FB, 0x01FB, 0x0000 }, /* R26    - Pwr Mgmt (2) */
830         [27] = { 0x0017, 0x0017, 0x0000 }, /* R27    - Additional Control (3) */
831         [28] = { 0x001C, 0x001C, 0x0000 }, /* R28    - Anti-pop */
832
833         [30] = { 0xFFFE, 0xFFFE, 0x0000 }, /* R30    - Clocking 3 */
834         [31] = { 0x000F, 0x000F, 0x0000 }, /* R31    - Input mixer control (1) */
835         [32] = { 0x01FF, 0x01FF, 0x0000 }, /* R32    - Left input mixer volume */
836         [33] = { 0x01FF, 0x01FF, 0x0000 }, /* R33    - Right input mixer volume */
837         [34] = { 0x003F, 0x003F, 0x0000 }, /* R34    - Input mixer control (2) */
838         [35] = { 0x003F, 0x003F, 0x0000 }, /* R35    - Input bias control */
839         [37] = { 0x001F, 0x001F, 0x0000 }, /* R37    - Left input PGA control */
840         [38] = { 0x001F, 0x001F, 0x0000 }, /* R38    - Right input PGA control */
841         [40] = { 0x00FF, 0x01FF, 0x0000 }, /* R40    - SPKOUTL volume */
842         [41] = { 0x00FF, 0x01FF, 0x0000 }, /* R41    - SPKOUTR volume */
843
844         [47] = { 0x000F, 0x0000, 0xFFFF }, /* R47    - Thermal Shutdown Status */
845         [48] = { 0x7EC7, 0x7E07, 0xFFFF }, /* R48    - Additional Control (4) */
846         [49] = { 0x00D3, 0x00D7, 0xFFFF }, /* R49    - Class D Control 1 */
847         [51] = { 0x0047, 0x0047, 0x0000 }, /* R51    - Class D Control 2 */
848         [56] = { 0x001E, 0x001E, 0x0000 }, /* R56    - Clocking 4 */
849         [57] = { 0x02FC, 0x02FC, 0x0000 }, /* R57    - DAC DSP Mixing (1) */
850         [58] = { 0x00FC, 0x00FC, 0x0000 }, /* R58    - DAC DSP Mixing (2) */
851         [60] = { 0x00CC, 0x00CC, 0x0000 }, /* R60    - DC Servo 0 */
852         [61] = { 0x00DD, 0x00DD, 0x0000 }, /* R61    - DC Servo 1 */
853         [64] = { 0x3F80, 0x3F80, 0x0000 }, /* R64    - DC Servo 4 */
854         [66] = { 0x0780, 0x0000, 0xFFFF }, /* R66    - DC Servo 6 */
855         [68] = { 0x0007, 0x0007, 0x0000 }, /* R68    - Analogue PGA Bias */
856         [69] = { 0x00FF, 0x00FF, 0x0000 }, /* R69    - Analogue HP 0 */
857         [71] = { 0x01FF, 0x01FF, 0x0000 }, /* R71    - Analogue HP 2 */
858         [72] = { 0x0001, 0x0001, 0x0000 }, /* R72    - Charge Pump 1 */
859         [82] = { 0x0001, 0x0001, 0x0000 }, /* R82    - Charge Pump B */
860         [87] = { 0x00A0, 0x00A0, 0x0000 }, /* R87    - Write Sequencer Control 1 */
861         [90] = { 0x007F, 0x01FF, 0x0000 }, /* R90    - Write Sequencer Control 2 */
862         [93] = { 0x03F9, 0x0000, 0x0000 }, /* R93    - Write Sequencer Control 3 */
863         [94] = { 0x0070, 0x0070, 0x0000 }, /* R94    - Control Interface */
864         [99] = { 0x000F, 0x000F, 0x0000 }, /* R99    - Mixer Enables */
865         [100] = { 0x00BF, 0x00BF, 0x0000 }, /* R100   - Headphone Mixer (1) */
866         [101] = { 0x00BF, 0x00BF, 0x0000 }, /* R101   - Headphone Mixer (2) */
867         [102] = { 0x01FF, 0x01FF, 0x0000 }, /* R102   - Headphone Mixer (3) */
868         [103] = { 0x01FF, 0x01FF, 0x0000 }, /* R103   - Headphone Mixer (4) */
869         [105] = { 0x00BF, 0x00BF, 0x0000 }, /* R105   - Speaker Mixer (1) */
870         [106] = { 0x00BF, 0x00BF, 0x0000 }, /* R106   - Speaker Mixer (2) */
871         [107] = { 0x01FF, 0x01FF, 0x0000 }, /* R107   - Speaker Mixer (3) */
872         [108] = { 0x01FF, 0x01FF, 0x0000 }, /* R108   - Speaker Mixer (4) */
873         [109] = { 0x00F0, 0x00F0, 0x0000 }, /* R109   - Speaker Mixer (5) */
874         [110] = { 0x00F7, 0x00F7, 0x0000 }, /* R110   - Beep Generator (1) */
875         [115] = { 0x001F, 0x001F, 0x0000 }, /* R115   - Oscillator Trim (3) */
876         [116] = { 0x001F, 0x001F, 0x0000 }, /* R116   - Oscillator Trim (4) */
877         [119] = { 0x00FF, 0x00FF, 0x0000 }, /* R119   - Oscillator Trim (7) */
878         [124] = { 0x0079, 0x0079, 0x0000 }, /* R124   - Analogue Clocking1 */
879         [125] = { 0x00DF, 0x00DF, 0x0000 }, /* R125   - Analogue Clocking2 */
880         [126] = { 0x000D, 0x000D, 0x0000 }, /* R126   - Analogue Clocking3 */
881         [127] = { 0x0000, 0xFFFF, 0x0000 }, /* R127   - PLL Software Reset */
882         [129] = { 0x00B0, 0x00B0, 0x0000 }, /* R129   - PLL2 */
883         [131] = { 0x0003, 0x0003, 0x0000 }, /* R131   - PLL 4 */
884         [136] = { 0x005F, 0x005F, 0x0000 }, /* R136   - PLL 9 */
885         [137] = { 0x00FF, 0x00FF, 0x0000 }, /* R137   - PLL 10 */
886         [138] = { 0x00FF, 0x00FF, 0x0000 }, /* R138   - PLL 11 */
887         [139] = { 0x00FF, 0x00FF, 0x0000 }, /* R139   - PLL 12 */
888         [140] = { 0x005F, 0x005F, 0x0000 }, /* R140   - PLL 13 */
889         [141] = { 0x00FF, 0x00FF, 0x0000 }, /* R141   - PLL 14 */
890         [142] = { 0x00FF, 0x00FF, 0x0000 }, /* R142   - PLL 15 */
891         [143] = { 0x00FF, 0x00FF, 0x0000 }, /* R143   - PLL 16 */
892         [155] = { 0x0067, 0x0067, 0x0000 }, /* R155   - FLL Control (1) */
893         [156] = { 0x01FB, 0x01FB, 0x0000 }, /* R156   - FLL Control (2) */
894         [157] = { 0x0007, 0x0007, 0x0000 }, /* R157   - FLL Control (3) */
895         [159] = { 0x007F, 0x007F, 0x0000 }, /* R159   - FLL Control (5) */
896         [160] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R160   - FLL Control (6) */
897         [161] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R161   - FLL Control (7) */
898         [162] = { 0x03FF, 0x03FF, 0x0000 }, /* R162   - FLL Control (8) */
899         [252] = { 0x0005, 0x0005, 0x0000 }, /* R252   - General test 1 */
900         [256] = { 0x000F, 0x000F, 0x0000 }, /* R256   - DF1 */
901         [257] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R257   - DF2 */
902         [258] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R258   - DF3 */
903         [259] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R259   - DF4 */
904         [260] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R260   - DF5 */
905         [261] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R261   - DF6 */
906         [262] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R262   - DF7 */
907         [264] = { 0x0003, 0x0003, 0x0000 }, /* R264   - LHPF1 */
908         [265] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R265   - LHPF2 */
909         [268] = { 0x0077, 0x0077, 0x0000 }, /* R268   - THREED1 */
910         [269] = { 0xFFFC, 0xFFFC, 0x0000 }, /* R269   - THREED2 */
911         [270] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R270   - THREED3 */
912         [271] = { 0xFFFC, 0xFFFC, 0x0000 }, /* R271   - THREED4 */
913         [276] = { 0x7FFF, 0x7FFF, 0x0000 }, /* R276   - DRC 1 */
914         [277] = { 0x1FFF, 0x1FFF, 0x0000 }, /* R277   - DRC 2 */
915         [278] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R278   - DRC 3 */
916         [279] = { 0x07FF, 0x07FF, 0x0000 }, /* R279   - DRC 4 */
917         [280] = { 0x03FF, 0x03FF, 0x0000 }, /* R280   - DRC 5 */
918         [285] = { 0x0003, 0x0003, 0x0000 }, /* R285   - Tloopback */
919         [335] = { 0x0007, 0x0007, 0x0000 }, /* R335   - EQ1 */
920         [336] = { 0xFFFE, 0xFFFE, 0x0000 }, /* R336   - EQ2 */
921         [337] = { 0xFFC0, 0xFFC0, 0x0000 }, /* R337   - EQ3 */
922         [338] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R338   - EQ4 */
923         [339] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R339   - EQ5 */
924         [340] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R340   - EQ6 */
925         [341] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R341   - EQ7 */
926         [342] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R342   - EQ8 */
927         [343] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R343   - EQ9 */
928         [344] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R344   - EQ10 */
929         [345] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R345   - EQ11 */
930         [346] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R346   - EQ12 */
931         [347] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R347   - EQ13 */
932         [348] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R348   - EQ14 */
933         [349] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R349   - EQ15 */
934         [350] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R350   - EQ16 */
935         [351] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R351   - EQ17 */
936         [352] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R352   - EQ18 */
937         [353] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R353   - EQ19 */
938         [354] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R354   - EQ20 */
939         [355] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R355   - EQ21 */
940         [356] = { 0xFFFE, 0xFFFE, 0x0000 }, /* R356   - EQ22 */
941         [357] = { 0xFFC0, 0xFFC0, 0x0000 }, /* R357   - EQ23 */
942         [358] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R358   - EQ24 */
943         [359] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R359   - EQ25 */
944         [360] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R360   - EQ26 */
945         [361] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R361   - EQ27 */
946         [362] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R362   - EQ28 */
947         [363] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R363   - EQ29 */
948         [364] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R364   - EQ30 */
949         [365] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R365   - EQ31 */
950         [366] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R366   - EQ32 */
951         [367] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R367   - EQ33 */
952         [368] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R368   - EQ34 */
953         [369] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R369   - EQ35 */
954         [370] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R370   - EQ36 */
955         [371] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R371   - EQ37 */
956         [372] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R372   - EQ38 */
957         [373] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R373   - EQ39 */
958         [374] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R374   - EQ40 */
959         [375] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R375   - EQ41 */
960         [513] = { 0x045F, 0x045F, 0x0000 }, /* R513   - GPIO 2 */
961         [514] = { 0x045F, 0x045F, 0x0000 }, /* R514   - GPIO 3 */
962         [516] = { 0xE75F, 0xE75F, 0x0000 }, /* R516   - GPIO 5 */
963         [517] = { 0xE75F, 0xE75F, 0x0000 }, /* R517   - GPIO 6 */
964         [560] = { 0x0030, 0x0030, 0xFFFF }, /* R560   - Interrupt Status 1 */
965         [561] = { 0xFFED, 0xFFED, 0xFFFF }, /* R561   - Interrupt Status 2 */
966         [568] = { 0x0030, 0x0030, 0x0000 }, /* R568   - Interrupt Status 1 Mask */
967         [569] = { 0xFFED, 0xFFED, 0x0000 }, /* R569   - Interrupt Status 2 Mask */
968         [576] = { 0x0001, 0x0001, 0x0000 }, /* R576   - Interrupt Control */
969         [584] = { 0x002D, 0x002D, 0x0000 }, /* R584   - IRQ Debounce */
970         [586] = { 0xC000, 0xC000, 0x0000 }, /* R586   -  MICINT Source Pol */
971         [768] = { 0x0001, 0x0001, 0x0000 }, /* R768   - DSP2 Power Management */
972         [1037] = { 0x0000, 0x003F, 0xFFFF }, /* R1037  - DSP2_ExecControl */
973         [4096] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4096  - Write Sequencer 0 */
974         [4097] = { 0x00FF, 0x00FF, 0x0000 }, /* R4097  - Write Sequencer 1 */
975         [4098] = { 0x070F, 0x070F, 0x0000 }, /* R4098  - Write Sequencer 2 */
976         [4099] = { 0x010F, 0x010F, 0x0000 }, /* R4099  - Write Sequencer 3 */
977         [4100] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4100  - Write Sequencer 4 */
978         [4101] = { 0x00FF, 0x00FF, 0x0000 }, /* R4101  - Write Sequencer 5 */
979         [4102] = { 0x070F, 0x070F, 0x0000 }, /* R4102  - Write Sequencer 6 */
980         [4103] = { 0x010F, 0x010F, 0x0000 }, /* R4103  - Write Sequencer 7 */
981         [4104] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4104  - Write Sequencer 8 */
982         [4105] = { 0x00FF, 0x00FF, 0x0000 }, /* R4105  - Write Sequencer 9 */
983         [4106] = { 0x070F, 0x070F, 0x0000 }, /* R4106  - Write Sequencer 10 */
984         [4107] = { 0x010F, 0x010F, 0x0000 }, /* R4107  - Write Sequencer 11 */
985         [4108] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4108  - Write Sequencer 12 */
986         [4109] = { 0x00FF, 0x00FF, 0x0000 }, /* R4109  - Write Sequencer 13 */
987         [4110] = { 0x070F, 0x070F, 0x0000 }, /* R4110  - Write Sequencer 14 */
988         [4111] = { 0x010F, 0x010F, 0x0000 }, /* R4111  - Write Sequencer 15 */
989         [4112] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4112  - Write Sequencer 16 */
990         [4113] = { 0x00FF, 0x00FF, 0x0000 }, /* R4113  - Write Sequencer 17 */
991         [4114] = { 0x070F, 0x070F, 0x0000 }, /* R4114  - Write Sequencer 18 */
992         [4115] = { 0x010F, 0x010F, 0x0000 }, /* R4115  - Write Sequencer 19 */
993         [4116] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4116  - Write Sequencer 20 */
994         [4117] = { 0x00FF, 0x00FF, 0x0000 }, /* R4117  - Write Sequencer 21 */
995         [4118] = { 0x070F, 0x070F, 0x0000 }, /* R4118  - Write Sequencer 22 */
996         [4119] = { 0x010F, 0x010F, 0x0000 }, /* R4119  - Write Sequencer 23 */
997         [4120] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4120  - Write Sequencer 24 */
998         [4121] = { 0x00FF, 0x00FF, 0x0000 }, /* R4121  - Write Sequencer 25 */
999         [4122] = { 0x070F, 0x070F, 0x0000 }, /* R4122  - Write Sequencer 26 */
1000         [4123] = { 0x010F, 0x010F, 0x0000 }, /* R4123  - Write Sequencer 27 */
1001         [4124] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4124  - Write Sequencer 28 */
1002         [4125] = { 0x00FF, 0x00FF, 0x0000 }, /* R4125  - Write Sequencer 29 */
1003         [4126] = { 0x070F, 0x070F, 0x0000 }, /* R4126  - Write Sequencer 30 */
1004         [4127] = { 0x010F, 0x010F, 0x0000 }, /* R4127  - Write Sequencer 31 */
1005         [4128] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4128  - Write Sequencer 32 */
1006         [4129] = { 0x00FF, 0x00FF, 0x0000 }, /* R4129  - Write Sequencer 33 */
1007         [4130] = { 0x070F, 0x070F, 0x0000 }, /* R4130  - Write Sequencer 34 */
1008         [4131] = { 0x010F, 0x010F, 0x0000 }, /* R4131  - Write Sequencer 35 */
1009         [4132] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4132  - Write Sequencer 36 */
1010         [4133] = { 0x00FF, 0x00FF, 0x0000 }, /* R4133  - Write Sequencer 37 */
1011         [4134] = { 0x070F, 0x070F, 0x0000 }, /* R4134  - Write Sequencer 38 */
1012         [4135] = { 0x010F, 0x010F, 0x0000 }, /* R4135  - Write Sequencer 39 */
1013         [4136] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4136  - Write Sequencer 40 */
1014         [4137] = { 0x00FF, 0x00FF, 0x0000 }, /* R4137  - Write Sequencer 41 */
1015         [4138] = { 0x070F, 0x070F, 0x0000 }, /* R4138  - Write Sequencer 42 */
1016         [4139] = { 0x010F, 0x010F, 0x0000 }, /* R4139  - Write Sequencer 43 */
1017         [4140] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4140  - Write Sequencer 44 */
1018         [4141] = { 0x00FF, 0x00FF, 0x0000 }, /* R4141  - Write Sequencer 45 */
1019         [4142] = { 0x070F, 0x070F, 0x0000 }, /* R4142  - Write Sequencer 46 */
1020         [4143] = { 0x010F, 0x010F, 0x0000 }, /* R4143  - Write Sequencer 47 */
1021         [4144] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4144  - Write Sequencer 48 */
1022         [4145] = { 0x00FF, 0x00FF, 0x0000 }, /* R4145  - Write Sequencer 49 */
1023         [4146] = { 0x070F, 0x070F, 0x0000 }, /* R4146  - Write Sequencer 50 */
1024         [4147] = { 0x010F, 0x010F, 0x0000 }, /* R4147  - Write Sequencer 51 */
1025         [4148] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4148  - Write Sequencer 52 */
1026         [4149] = { 0x00FF, 0x00FF, 0x0000 }, /* R4149  - Write Sequencer 53 */
1027         [4150] = { 0x070F, 0x070F, 0x0000 }, /* R4150  - Write Sequencer 54 */
1028         [4151] = { 0x010F, 0x010F, 0x0000 }, /* R4151  - Write Sequencer 55 */
1029         [4152] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4152  - Write Sequencer 56 */
1030         [4153] = { 0x00FF, 0x00FF, 0x0000 }, /* R4153  - Write Sequencer 57 */
1031         [4154] = { 0x070F, 0x070F, 0x0000 }, /* R4154  - Write Sequencer 58 */
1032         [4155] = { 0x010F, 0x010F, 0x0000 }, /* R4155  - Write Sequencer 59 */
1033         [4156] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4156  - Write Sequencer 60 */
1034         [4157] = { 0x00FF, 0x00FF, 0x0000 }, /* R4157  - Write Sequencer 61 */
1035         [4158] = { 0x070F, 0x070F, 0x0000 }, /* R4158  - Write Sequencer 62 */
1036         [4159] = { 0x010F, 0x010F, 0x0000 }, /* R4159  - Write Sequencer 63 */
1037         [4160] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4160  - Write Sequencer 64 */
1038         [4161] = { 0x00FF, 0x00FF, 0x0000 }, /* R4161  - Write Sequencer 65 */
1039         [4162] = { 0x070F, 0x070F, 0x0000 }, /* R4162  - Write Sequencer 66 */
1040         [4163] = { 0x010F, 0x010F, 0x0000 }, /* R4163  - Write Sequencer 67 */
1041         [4164] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4164  - Write Sequencer 68 */
1042         [4165] = { 0x00FF, 0x00FF, 0x0000 }, /* R4165  - Write Sequencer 69 */
1043         [4166] = { 0x070F, 0x070F, 0x0000 }, /* R4166  - Write Sequencer 70 */
1044         [4167] = { 0x010F, 0x010F, 0x0000 }, /* R4167  - Write Sequencer 71 */
1045         [4168] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4168  - Write Sequencer 72 */
1046         [4169] = { 0x00FF, 0x00FF, 0x0000 }, /* R4169  - Write Sequencer 73 */
1047         [4170] = { 0x070F, 0x070F, 0x0000 }, /* R4170  - Write Sequencer 74 */
1048         [4171] = { 0x010F, 0x010F, 0x0000 }, /* R4171  - Write Sequencer 75 */
1049         [4172] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4172  - Write Sequencer 76 */
1050         [4173] = { 0x00FF, 0x00FF, 0x0000 }, /* R4173  - Write Sequencer 77 */
1051         [4174] = { 0x070F, 0x070F, 0x0000 }, /* R4174  - Write Sequencer 78 */
1052         [4175] = { 0x010F, 0x010F, 0x0000 }, /* R4175  - Write Sequencer 79 */
1053         [4176] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4176  - Write Sequencer 80 */
1054         [4177] = { 0x00FF, 0x00FF, 0x0000 }, /* R4177  - Write Sequencer 81 */
1055         [4178] = { 0x070F, 0x070F, 0x0000 }, /* R4178  - Write Sequencer 82 */
1056         [4179] = { 0x010F, 0x010F, 0x0000 }, /* R4179  - Write Sequencer 83 */
1057         [4180] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4180  - Write Sequencer 84 */
1058         [4181] = { 0x00FF, 0x00FF, 0x0000 }, /* R4181  - Write Sequencer 85 */
1059         [4182] = { 0x070F, 0x070F, 0x0000 }, /* R4182  - Write Sequencer 86 */
1060         [4183] = { 0x010F, 0x010F, 0x0000 }, /* R4183  - Write Sequencer 87 */
1061         [4184] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4184  - Write Sequencer 88 */
1062         [4185] = { 0x00FF, 0x00FF, 0x0000 }, /* R4185  - Write Sequencer 89 */
1063         [4186] = { 0x070F, 0x070F, 0x0000 }, /* R4186  - Write Sequencer 90 */
1064         [4187] = { 0x010F, 0x010F, 0x0000 }, /* R4187  - Write Sequencer 91 */
1065         [4188] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4188  - Write Sequencer 92 */
1066         [4189] = { 0x00FF, 0x00FF, 0x0000 }, /* R4189  - Write Sequencer 93 */
1067         [4190] = { 0x070F, 0x070F, 0x0000 }, /* R4190  - Write Sequencer 94 */
1068         [4191] = { 0x010F, 0x010F, 0x0000 }, /* R4191  - Write Sequencer 95 */
1069         [4192] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4192  - Write Sequencer 96 */
1070         [4193] = { 0x00FF, 0x00FF, 0x0000 }, /* R4193  - Write Sequencer 97 */
1071         [4194] = { 0x070F, 0x070F, 0x0000 }, /* R4194  - Write Sequencer 98 */
1072         [4195] = { 0x010F, 0x010F, 0x0000 }, /* R4195  - Write Sequencer 99 */
1073         [4196] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4196  - Write Sequencer 100 */
1074         [4197] = { 0x00FF, 0x00FF, 0x0000 }, /* R4197  - Write Sequencer 101 */
1075         [4198] = { 0x070F, 0x070F, 0x0000 }, /* R4198  - Write Sequencer 102 */
1076         [4199] = { 0x010F, 0x010F, 0x0000 }, /* R4199  - Write Sequencer 103 */
1077         [4200] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4200  - Write Sequencer 104 */
1078         [4201] = { 0x00FF, 0x00FF, 0x0000 }, /* R4201  - Write Sequencer 105 */
1079         [4202] = { 0x070F, 0x070F, 0x0000 }, /* R4202  - Write Sequencer 106 */
1080         [4203] = { 0x010F, 0x010F, 0x0000 }, /* R4203  - Write Sequencer 107 */
1081         [4204] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4204  - Write Sequencer 108 */
1082         [4205] = { 0x00FF, 0x00FF, 0x0000 }, /* R4205  - Write Sequencer 109 */
1083         [4206] = { 0x070F, 0x070F, 0x0000 }, /* R4206  - Write Sequencer 110 */
1084         [4207] = { 0x010F, 0x010F, 0x0000 }, /* R4207  - Write Sequencer 111 */
1085         [4208] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4208  - Write Sequencer 112 */
1086         [4209] = { 0x00FF, 0x00FF, 0x0000 }, /* R4209  - Write Sequencer 113 */
1087         [4210] = { 0x070F, 0x070F, 0x0000 }, /* R4210  - Write Sequencer 114 */
1088         [4211] = { 0x010F, 0x010F, 0x0000 }, /* R4211  - Write Sequencer 115 */
1089         [4212] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4212  - Write Sequencer 116 */
1090         [4213] = { 0x00FF, 0x00FF, 0x0000 }, /* R4213  - Write Sequencer 117 */
1091         [4214] = { 0x070F, 0x070F, 0x0000 }, /* R4214  - Write Sequencer 118 */
1092         [4215] = { 0x010F, 0x010F, 0x0000 }, /* R4215  - Write Sequencer 119 */
1093         [4216] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4216  - Write Sequencer 120 */
1094         [4217] = { 0x00FF, 0x00FF, 0x0000 }, /* R4217  - Write Sequencer 121 */
1095         [4218] = { 0x070F, 0x070F, 0x0000 }, /* R4218  - Write Sequencer 122 */
1096         [4219] = { 0x010F, 0x010F, 0x0000 }, /* R4219  - Write Sequencer 123 */
1097         [4220] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4220  - Write Sequencer 124 */
1098         [4221] = { 0x00FF, 0x00FF, 0x0000 }, /* R4221  - Write Sequencer 125 */
1099         [4222] = { 0x070F, 0x070F, 0x0000 }, /* R4222  - Write Sequencer 126 */
1100         [4223] = { 0x010F, 0x010F, 0x0000 }, /* R4223  - Write Sequencer 127 */
1101         [4224] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4224  - Write Sequencer 128 */
1102         [4225] = { 0x00FF, 0x00FF, 0x0000 }, /* R4225  - Write Sequencer 129 */
1103         [4226] = { 0x070F, 0x070F, 0x0000 }, /* R4226  - Write Sequencer 130 */
1104         [4227] = { 0x010F, 0x010F, 0x0000 }, /* R4227  - Write Sequencer 131 */
1105         [4228] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4228  - Write Sequencer 132 */
1106         [4229] = { 0x00FF, 0x00FF, 0x0000 }, /* R4229  - Write Sequencer 133 */
1107         [4230] = { 0x070F, 0x070F, 0x0000 }, /* R4230  - Write Sequencer 134 */
1108         [4231] = { 0x010F, 0x010F, 0x0000 }, /* R4231  - Write Sequencer 135 */
1109         [4232] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4232  - Write Sequencer 136 */
1110         [4233] = { 0x00FF, 0x00FF, 0x0000 }, /* R4233  - Write Sequencer 137 */
1111         [4234] = { 0x070F, 0x070F, 0x0000 }, /* R4234  - Write Sequencer 138 */
1112         [4235] = { 0x010F, 0x010F, 0x0000 }, /* R4235  - Write Sequencer 139 */
1113         [4236] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4236  - Write Sequencer 140 */
1114         [4237] = { 0x00FF, 0x00FF, 0x0000 }, /* R4237  - Write Sequencer 141 */
1115         [4238] = { 0x070F, 0x070F, 0x0000 }, /* R4238  - Write Sequencer 142 */
1116         [4239] = { 0x010F, 0x010F, 0x0000 }, /* R4239  - Write Sequencer 143 */
1117         [4240] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4240  - Write Sequencer 144 */
1118         [4241] = { 0x00FF, 0x00FF, 0x0000 }, /* R4241  - Write Sequencer 145 */
1119         [4242] = { 0x070F, 0x070F, 0x0000 }, /* R4242  - Write Sequencer 146 */
1120         [4243] = { 0x010F, 0x010F, 0x0000 }, /* R4243  - Write Sequencer 147 */
1121         [4244] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4244  - Write Sequencer 148 */
1122         [4245] = { 0x00FF, 0x00FF, 0x0000 }, /* R4245  - Write Sequencer 149 */
1123         [4246] = { 0x070F, 0x070F, 0x0000 }, /* R4246  - Write Sequencer 150 */
1124         [4247] = { 0x010F, 0x010F, 0x0000 }, /* R4247  - Write Sequencer 151 */
1125         [4248] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4248  - Write Sequencer 152 */
1126         [4249] = { 0x00FF, 0x00FF, 0x0000 }, /* R4249  - Write Sequencer 153 */
1127         [4250] = { 0x070F, 0x070F, 0x0000 }, /* R4250  - Write Sequencer 154 */
1128         [4251] = { 0x010F, 0x010F, 0x0000 }, /* R4251  - Write Sequencer 155 */
1129         [4252] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4252  - Write Sequencer 156 */
1130         [4253] = { 0x00FF, 0x00FF, 0x0000 }, /* R4253  - Write Sequencer 157 */
1131         [4254] = { 0x070F, 0x070F, 0x0000 }, /* R4254  - Write Sequencer 158 */
1132         [4255] = { 0x010F, 0x010F, 0x0000 }, /* R4255  - Write Sequencer 159 */
1133         [4256] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4256  - Write Sequencer 160 */
1134         [4257] = { 0x00FF, 0x00FF, 0x0000 }, /* R4257  - Write Sequencer 161 */
1135         [4258] = { 0x070F, 0x070F, 0x0000 }, /* R4258  - Write Sequencer 162 */
1136         [4259] = { 0x010F, 0x010F, 0x0000 }, /* R4259  - Write Sequencer 163 */
1137         [4260] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4260  - Write Sequencer 164 */
1138         [4261] = { 0x00FF, 0x00FF, 0x0000 }, /* R4261  - Write Sequencer 165 */
1139         [4262] = { 0x070F, 0x070F, 0x0000 }, /* R4262  - Write Sequencer 166 */
1140         [4263] = { 0x010F, 0x010F, 0x0000 }, /* R4263  - Write Sequencer 167 */
1141         [4264] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4264  - Write Sequencer 168 */
1142         [4265] = { 0x00FF, 0x00FF, 0x0000 }, /* R4265  - Write Sequencer 169 */
1143         [4266] = { 0x070F, 0x070F, 0x0000 }, /* R4266  - Write Sequencer 170 */
1144         [4267] = { 0x010F, 0x010F, 0x0000 }, /* R4267  - Write Sequencer 171 */
1145         [4268] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4268  - Write Sequencer 172 */
1146         [4269] = { 0x00FF, 0x00FF, 0x0000 }, /* R4269  - Write Sequencer 173 */
1147         [4270] = { 0x070F, 0x070F, 0x0000 }, /* R4270  - Write Sequencer 174 */
1148         [4271] = { 0x010F, 0x010F, 0x0000 }, /* R4271  - Write Sequencer 175 */
1149         [4272] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4272  - Write Sequencer 176 */
1150         [4273] = { 0x00FF, 0x00FF, 0x0000 }, /* R4273  - Write Sequencer 177 */
1151         [4274] = { 0x070F, 0x070F, 0x0000 }, /* R4274  - Write Sequencer 178 */
1152         [4275] = { 0x010F, 0x010F, 0x0000 }, /* R4275  - Write Sequencer 179 */
1153         [4276] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4276  - Write Sequencer 180 */
1154         [4277] = { 0x00FF, 0x00FF, 0x0000 }, /* R4277  - Write Sequencer 181 */
1155         [4278] = { 0x070F, 0x070F, 0x0000 }, /* R4278  - Write Sequencer 182 */
1156         [4279] = { 0x010F, 0x010F, 0x0000 }, /* R4279  - Write Sequencer 183 */
1157         [4280] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4280  - Write Sequencer 184 */
1158         [4281] = { 0x00FF, 0x00FF, 0x0000 }, /* R4281  - Write Sequencer 185 */
1159         [4282] = { 0x070F, 0x070F, 0x0000 }, /* R4282  - Write Sequencer 186 */
1160         [4283] = { 0x010F, 0x010F, 0x0000 }, /* R4283  - Write Sequencer 187 */
1161         [4284] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4284  - Write Sequencer 188 */
1162         [4285] = { 0x00FF, 0x00FF, 0x0000 }, /* R4285  - Write Sequencer 189 */
1163         [4286] = { 0x070F, 0x070F, 0x0000 }, /* R4286  - Write Sequencer 190 */
1164         [4287] = { 0x010F, 0x010F, 0x0000 }, /* R4287  - Write Sequencer 191 */
1165         [4288] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4288  - Write Sequencer 192 */
1166         [4289] = { 0x00FF, 0x00FF, 0x0000 }, /* R4289  - Write Sequencer 193 */
1167         [4290] = { 0x070F, 0x070F, 0x0000 }, /* R4290  - Write Sequencer 194 */
1168         [4291] = { 0x010F, 0x010F, 0x0000 }, /* R4291  - Write Sequencer 195 */
1169         [4292] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4292  - Write Sequencer 196 */
1170         [4293] = { 0x00FF, 0x00FF, 0x0000 }, /* R4293  - Write Sequencer 197 */
1171         [4294] = { 0x070F, 0x070F, 0x0000 }, /* R4294  - Write Sequencer 198 */
1172         [4295] = { 0x010F, 0x010F, 0x0000 }, /* R4295  - Write Sequencer 199 */
1173         [4296] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4296  - Write Sequencer 200 */
1174         [4297] = { 0x00FF, 0x00FF, 0x0000 }, /* R4297  - Write Sequencer 201 */
1175         [4298] = { 0x070F, 0x070F, 0x0000 }, /* R4298  - Write Sequencer 202 */
1176         [4299] = { 0x010F, 0x010F, 0x0000 }, /* R4299  - Write Sequencer 203 */
1177         [4300] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4300  - Write Sequencer 204 */
1178         [4301] = { 0x00FF, 0x00FF, 0x0000 }, /* R4301  - Write Sequencer 205 */
1179         [4302] = { 0x070F, 0x070F, 0x0000 }, /* R4302  - Write Sequencer 206 */
1180         [4303] = { 0x010F, 0x010F, 0x0000 }, /* R4303  - Write Sequencer 207 */
1181         [4304] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4304  - Write Sequencer 208 */
1182         [4305] = { 0x00FF, 0x00FF, 0x0000 }, /* R4305  - Write Sequencer 209 */
1183         [4306] = { 0x070F, 0x070F, 0x0000 }, /* R4306  - Write Sequencer 210 */
1184         [4307] = { 0x010F, 0x010F, 0x0000 }, /* R4307  - Write Sequencer 211 */
1185         [4308] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4308  - Write Sequencer 212 */
1186         [4309] = { 0x00FF, 0x00FF, 0x0000 }, /* R4309  - Write Sequencer 213 */
1187         [4310] = { 0x070F, 0x070F, 0x0000 }, /* R4310  - Write Sequencer 214 */
1188         [4311] = { 0x010F, 0x010F, 0x0000 }, /* R4311  - Write Sequencer 215 */
1189         [4312] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4312  - Write Sequencer 216 */
1190         [4313] = { 0x00FF, 0x00FF, 0x0000 }, /* R4313  - Write Sequencer 217 */
1191         [4314] = { 0x070F, 0x070F, 0x0000 }, /* R4314  - Write Sequencer 218 */
1192         [4315] = { 0x010F, 0x010F, 0x0000 }, /* R4315  - Write Sequencer 219 */
1193         [4316] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4316  - Write Sequencer 220 */
1194         [4317] = { 0x00FF, 0x00FF, 0x0000 }, /* R4317  - Write Sequencer 221 */
1195         [4318] = { 0x070F, 0x070F, 0x0000 }, /* R4318  - Write Sequencer 222 */
1196         [4319] = { 0x010F, 0x010F, 0x0000 }, /* R4319  - Write Sequencer 223 */
1197         [4320] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4320  - Write Sequencer 224 */
1198         [4321] = { 0x00FF, 0x00FF, 0x0000 }, /* R4321  - Write Sequencer 225 */
1199         [4322] = { 0x070F, 0x070F, 0x0000 }, /* R4322  - Write Sequencer 226 */
1200         [4323] = { 0x010F, 0x010F, 0x0000 }, /* R4323  - Write Sequencer 227 */
1201         [4324] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4324  - Write Sequencer 228 */
1202         [4325] = { 0x00FF, 0x00FF, 0x0000 }, /* R4325  - Write Sequencer 229 */
1203         [4326] = { 0x070F, 0x070F, 0x0000 }, /* R4326  - Write Sequencer 230 */
1204         [4327] = { 0x010F, 0x010F, 0x0000 }, /* R4327  - Write Sequencer 231 */
1205         [4328] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4328  - Write Sequencer 232 */
1206         [4329] = { 0x00FF, 0x00FF, 0x0000 }, /* R4329  - Write Sequencer 233 */
1207         [4330] = { 0x070F, 0x070F, 0x0000 }, /* R4330  - Write Sequencer 234 */
1208         [4331] = { 0x010F, 0x010F, 0x0000 }, /* R4331  - Write Sequencer 235 */
1209         [4332] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4332  - Write Sequencer 236 */
1210         [4333] = { 0x00FF, 0x00FF, 0x0000 }, /* R4333  - Write Sequencer 237 */
1211         [4334] = { 0x070F, 0x070F, 0x0000 }, /* R4334  - Write Sequencer 238 */
1212         [4335] = { 0x010F, 0x010F, 0x0000 }, /* R4335  - Write Sequencer 239 */
1213         [4336] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4336  - Write Sequencer 240 */
1214         [4337] = { 0x00FF, 0x00FF, 0x0000 }, /* R4337  - Write Sequencer 241 */
1215         [4338] = { 0x070F, 0x070F, 0x0000 }, /* R4338  - Write Sequencer 242 */
1216         [4339] = { 0x010F, 0x010F, 0x0000 }, /* R4339  - Write Sequencer 243 */
1217         [4340] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4340  - Write Sequencer 244 */
1218         [4341] = { 0x00FF, 0x00FF, 0x0000 }, /* R4341  - Write Sequencer 245 */
1219         [4342] = { 0x070F, 0x070F, 0x0000 }, /* R4342  - Write Sequencer 246 */
1220         [4343] = { 0x010F, 0x010F, 0x0000 }, /* R4343  - Write Sequencer 247 */
1221         [4344] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4344  - Write Sequencer 248 */
1222         [4345] = { 0x00FF, 0x00FF, 0x0000 }, /* R4345  - Write Sequencer 249 */
1223         [4346] = { 0x070F, 0x070F, 0x0000 }, /* R4346  - Write Sequencer 250 */
1224         [4347] = { 0x010F, 0x010F, 0x0000 }, /* R4347  - Write Sequencer 251 */
1225         [4348] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4348  - Write Sequencer 252 */
1226         [4349] = { 0x00FF, 0x00FF, 0x0000 }, /* R4349  - Write Sequencer 253 */
1227         [4350] = { 0x070F, 0x070F, 0x0000 }, /* R4350  - Write Sequencer 254 */
1228         [4351] = { 0x010F, 0x010F, 0x0000 }, /* R4351  - Write Sequencer 255 */
1229         [4352] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4352  - Write Sequencer 256 */
1230         [4353] = { 0x00FF, 0x00FF, 0x0000 }, /* R4353  - Write Sequencer 257 */
1231         [4354] = { 0x070F, 0x070F, 0x0000 }, /* R4354  - Write Sequencer 258 */
1232         [4355] = { 0x010F, 0x010F, 0x0000 }, /* R4355  - Write Sequencer 259 */
1233         [4356] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4356  - Write Sequencer 260 */
1234         [4357] = { 0x00FF, 0x00FF, 0x0000 }, /* R4357  - Write Sequencer 261 */
1235         [4358] = { 0x070F, 0x070F, 0x0000 }, /* R4358  - Write Sequencer 262 */
1236         [4359] = { 0x010F, 0x010F, 0x0000 }, /* R4359  - Write Sequencer 263 */
1237         [4360] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4360  - Write Sequencer 264 */
1238         [4361] = { 0x00FF, 0x00FF, 0x0000 }, /* R4361  - Write Sequencer 265 */
1239         [4362] = { 0x070F, 0x070F, 0x0000 }, /* R4362  - Write Sequencer 266 */
1240         [4363] = { 0x010F, 0x010F, 0x0000 }, /* R4363  - Write Sequencer 267 */
1241         [4364] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4364  - Write Sequencer 268 */
1242         [4365] = { 0x00FF, 0x00FF, 0x0000 }, /* R4365  - Write Sequencer 269 */
1243         [4366] = { 0x070F, 0x070F, 0x0000 }, /* R4366  - Write Sequencer 270 */
1244         [4367] = { 0x010F, 0x010F, 0x0000 }, /* R4367  - Write Sequencer 271 */
1245         [4368] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4368  - Write Sequencer 272 */
1246         [4369] = { 0x00FF, 0x00FF, 0x0000 }, /* R4369  - Write Sequencer 273 */
1247         [4370] = { 0x070F, 0x070F, 0x0000 }, /* R4370  - Write Sequencer 274 */
1248         [4371] = { 0x010F, 0x010F, 0x0000 }, /* R4371  - Write Sequencer 275 */
1249         [4372] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4372  - Write Sequencer 276 */
1250         [4373] = { 0x00FF, 0x00FF, 0x0000 }, /* R4373  - Write Sequencer 277 */
1251         [4374] = { 0x070F, 0x070F, 0x0000 }, /* R4374  - Write Sequencer 278 */
1252         [4375] = { 0x010F, 0x010F, 0x0000 }, /* R4375  - Write Sequencer 279 */
1253         [4376] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4376  - Write Sequencer 280 */
1254         [4377] = { 0x00FF, 0x00FF, 0x0000 }, /* R4377  - Write Sequencer 281 */
1255         [4378] = { 0x070F, 0x070F, 0x0000 }, /* R4378  - Write Sequencer 282 */
1256         [4379] = { 0x010F, 0x010F, 0x0000 }, /* R4379  - Write Sequencer 283 */
1257         [4380] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4380  - Write Sequencer 284 */
1258         [4381] = { 0x00FF, 0x00FF, 0x0000 }, /* R4381  - Write Sequencer 285 */
1259         [4382] = { 0x070F, 0x070F, 0x0000 }, /* R4382  - Write Sequencer 286 */
1260         [4383] = { 0x010F, 0x010F, 0x0000 }, /* R4383  - Write Sequencer 287 */
1261         [4384] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4384  - Write Sequencer 288 */
1262         [4385] = { 0x00FF, 0x00FF, 0x0000 }, /* R4385  - Write Sequencer 289 */
1263         [4386] = { 0x070F, 0x070F, 0x0000 }, /* R4386  - Write Sequencer 290 */
1264         [4387] = { 0x010F, 0x010F, 0x0000 }, /* R4387  - Write Sequencer 291 */
1265         [4388] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4388  - Write Sequencer 292 */
1266         [4389] = { 0x00FF, 0x00FF, 0x0000 }, /* R4389  - Write Sequencer 293 */
1267         [4390] = { 0x070F, 0x070F, 0x0000 }, /* R4390  - Write Sequencer 294 */
1268         [4391] = { 0x010F, 0x010F, 0x0000 }, /* R4391  - Write Sequencer 295 */
1269         [4392] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4392  - Write Sequencer 296 */
1270         [4393] = { 0x00FF, 0x00FF, 0x0000 }, /* R4393  - Write Sequencer 297 */
1271         [4394] = { 0x070F, 0x070F, 0x0000 }, /* R4394  - Write Sequencer 298 */
1272         [4395] = { 0x010F, 0x010F, 0x0000 }, /* R4395  - Write Sequencer 299 */
1273         [4396] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4396  - Write Sequencer 300 */
1274         [4397] = { 0x00FF, 0x00FF, 0x0000 }, /* R4397  - Write Sequencer 301 */
1275         [4398] = { 0x070F, 0x070F, 0x0000 }, /* R4398  - Write Sequencer 302 */
1276         [4399] = { 0x010F, 0x010F, 0x0000 }, /* R4399  - Write Sequencer 303 */
1277         [4400] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4400  - Write Sequencer 304 */
1278         [4401] = { 0x00FF, 0x00FF, 0x0000 }, /* R4401  - Write Sequencer 305 */
1279         [4402] = { 0x070F, 0x070F, 0x0000 }, /* R4402  - Write Sequencer 306 */
1280         [4403] = { 0x010F, 0x010F, 0x0000 }, /* R4403  - Write Sequencer 307 */
1281         [4404] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4404  - Write Sequencer 308 */
1282         [4405] = { 0x00FF, 0x00FF, 0x0000 }, /* R4405  - Write Sequencer 309 */
1283         [4406] = { 0x070F, 0x070F, 0x0000 }, /* R4406  - Write Sequencer 310 */
1284         [4407] = { 0x010F, 0x010F, 0x0000 }, /* R4407  - Write Sequencer 311 */
1285         [4408] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4408  - Write Sequencer 312 */
1286         [4409] = { 0x00FF, 0x00FF, 0x0000 }, /* R4409  - Write Sequencer 313 */
1287         [4410] = { 0x070F, 0x070F, 0x0000 }, /* R4410  - Write Sequencer 314 */
1288         [4411] = { 0x010F, 0x010F, 0x0000 }, /* R4411  - Write Sequencer 315 */
1289         [4412] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4412  - Write Sequencer 316 */
1290         [4413] = { 0x00FF, 0x00FF, 0x0000 }, /* R4413  - Write Sequencer 317 */
1291         [4414] = { 0x070F, 0x070F, 0x0000 }, /* R4414  - Write Sequencer 318 */
1292         [4415] = { 0x010F, 0x010F, 0x0000 }, /* R4415  - Write Sequencer 319 */
1293         [4416] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4416  - Write Sequencer 320 */
1294         [4417] = { 0x00FF, 0x00FF, 0x0000 }, /* R4417  - Write Sequencer 321 */
1295         [4418] = { 0x070F, 0x070F, 0x0000 }, /* R4418  - Write Sequencer 322 */
1296         [4419] = { 0x010F, 0x010F, 0x0000 }, /* R4419  - Write Sequencer 323 */
1297         [4420] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4420  - Write Sequencer 324 */
1298         [4421] = { 0x00FF, 0x00FF, 0x0000 }, /* R4421  - Write Sequencer 325 */
1299         [4422] = { 0x070F, 0x070F, 0x0000 }, /* R4422  - Write Sequencer 326 */
1300         [4423] = { 0x010F, 0x010F, 0x0000 }, /* R4423  - Write Sequencer 327 */
1301         [4424] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4424  - Write Sequencer 328 */
1302         [4425] = { 0x00FF, 0x00FF, 0x0000 }, /* R4425  - Write Sequencer 329 */
1303         [4426] = { 0x070F, 0x070F, 0x0000 }, /* R4426  - Write Sequencer 330 */
1304         [4427] = { 0x010F, 0x010F, 0x0000 }, /* R4427  - Write Sequencer 331 */
1305         [4428] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4428  - Write Sequencer 332 */
1306         [4429] = { 0x00FF, 0x00FF, 0x0000 }, /* R4429  - Write Sequencer 333 */
1307         [4430] = { 0x070F, 0x070F, 0x0000 }, /* R4430  - Write Sequencer 334 */
1308         [4431] = { 0x010F, 0x010F, 0x0000 }, /* R4431  - Write Sequencer 335 */
1309         [4432] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4432  - Write Sequencer 336 */
1310         [4433] = { 0x00FF, 0x00FF, 0x0000 }, /* R4433  - Write Sequencer 337 */
1311         [4434] = { 0x070F, 0x070F, 0x0000 }, /* R4434  - Write Sequencer 338 */
1312         [4435] = { 0x010F, 0x010F, 0x0000 }, /* R4435  - Write Sequencer 339 */
1313         [4436] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4436  - Write Sequencer 340 */
1314         [4437] = { 0x00FF, 0x00FF, 0x0000 }, /* R4437  - Write Sequencer 341 */
1315         [4438] = { 0x070F, 0x070F, 0x0000 }, /* R4438  - Write Sequencer 342 */
1316         [4439] = { 0x010F, 0x010F, 0x0000 }, /* R4439  - Write Sequencer 343 */
1317         [4440] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4440  - Write Sequencer 344 */
1318         [4441] = { 0x00FF, 0x00FF, 0x0000 }, /* R4441  - Write Sequencer 345 */
1319         [4442] = { 0x070F, 0x070F, 0x0000 }, /* R4442  - Write Sequencer 346 */
1320         [4443] = { 0x010F, 0x010F, 0x0000 }, /* R4443  - Write Sequencer 347 */
1321         [4444] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4444  - Write Sequencer 348 */
1322         [4445] = { 0x00FF, 0x00FF, 0x0000 }, /* R4445  - Write Sequencer 349 */
1323         [4446] = { 0x070F, 0x070F, 0x0000 }, /* R4446  - Write Sequencer 350 */
1324         [4447] = { 0x010F, 0x010F, 0x0000 }, /* R4447  - Write Sequencer 351 */
1325         [4448] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4448  - Write Sequencer 352 */
1326         [4449] = { 0x00FF, 0x00FF, 0x0000 }, /* R4449  - Write Sequencer 353 */
1327         [4450] = { 0x070F, 0x070F, 0x0000 }, /* R4450  - Write Sequencer 354 */
1328         [4451] = { 0x010F, 0x010F, 0x0000 }, /* R4451  - Write Sequencer 355 */
1329         [4452] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4452  - Write Sequencer 356 */
1330         [4453] = { 0x00FF, 0x00FF, 0x0000 }, /* R4453  - Write Sequencer 357 */
1331         [4454] = { 0x070F, 0x070F, 0x0000 }, /* R4454  - Write Sequencer 358 */
1332         [4455] = { 0x010F, 0x010F, 0x0000 }, /* R4455  - Write Sequencer 359 */
1333         [4456] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4456  - Write Sequencer 360 */
1334         [4457] = { 0x00FF, 0x00FF, 0x0000 }, /* R4457  - Write Sequencer 361 */
1335         [4458] = { 0x070F, 0x070F, 0x0000 }, /* R4458  - Write Sequencer 362 */
1336         [4459] = { 0x010F, 0x010F, 0x0000 }, /* R4459  - Write Sequencer 363 */
1337         [4460] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4460  - Write Sequencer 364 */
1338         [4461] = { 0x00FF, 0x00FF, 0x0000 }, /* R4461  - Write Sequencer 365 */
1339         [4462] = { 0x070F, 0x070F, 0x0000 }, /* R4462  - Write Sequencer 366 */
1340         [4463] = { 0x010F, 0x010F, 0x0000 }, /* R4463  - Write Sequencer 367 */
1341         [4464] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4464  - Write Sequencer 368 */
1342         [4465] = { 0x00FF, 0x00FF, 0x0000 }, /* R4465  - Write Sequencer 369 */
1343         [4466] = { 0x070F, 0x070F, 0x0000 }, /* R4466  - Write Sequencer 370 */
1344         [4467] = { 0x010F, 0x010F, 0x0000 }, /* R4467  - Write Sequencer 371 */
1345         [4468] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4468  - Write Sequencer 372 */
1346         [4469] = { 0x00FF, 0x00FF, 0x0000 }, /* R4469  - Write Sequencer 373 */
1347         [4470] = { 0x070F, 0x070F, 0x0000 }, /* R4470  - Write Sequencer 374 */
1348         [4471] = { 0x010F, 0x010F, 0x0000 }, /* R4471  - Write Sequencer 375 */
1349         [4472] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4472  - Write Sequencer 376 */
1350         [4473] = { 0x00FF, 0x00FF, 0x0000 }, /* R4473  - Write Sequencer 377 */
1351         [4474] = { 0x070F, 0x070F, 0x0000 }, /* R4474  - Write Sequencer 378 */
1352         [4475] = { 0x010F, 0x010F, 0x0000 }, /* R4475  - Write Sequencer 379 */
1353         [4476] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4476  - Write Sequencer 380 */
1354         [4477] = { 0x00FF, 0x00FF, 0x0000 }, /* R4477  - Write Sequencer 381 */
1355         [4478] = { 0x070F, 0x070F, 0x0000 }, /* R4478  - Write Sequencer 382 */
1356         [4479] = { 0x010F, 0x010F, 0x0000 }, /* R4479  - Write Sequencer 383 */
1357         [4480] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4480  - Write Sequencer 384 */
1358         [4481] = { 0x00FF, 0x00FF, 0x0000 }, /* R4481  - Write Sequencer 385 */
1359         [4482] = { 0x070F, 0x070F, 0x0000 }, /* R4482  - Write Sequencer 386 */
1360         [4483] = { 0x010F, 0x010F, 0x0000 }, /* R4483  - Write Sequencer 387 */
1361         [4484] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4484  - Write Sequencer 388 */
1362         [4485] = { 0x00FF, 0x00FF, 0x0000 }, /* R4485  - Write Sequencer 389 */
1363         [4486] = { 0x070F, 0x070F, 0x0000 }, /* R4486  - Write Sequencer 390 */
1364         [4487] = { 0x010F, 0x010F, 0x0000 }, /* R4487  - Write Sequencer 391 */
1365         [4488] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4488  - Write Sequencer 392 */
1366         [4489] = { 0x00FF, 0x00FF, 0x0000 }, /* R4489  - Write Sequencer 393 */
1367         [4490] = { 0x070F, 0x070F, 0x0000 }, /* R4490  - Write Sequencer 394 */
1368         [4491] = { 0x010F, 0x010F, 0x0000 }, /* R4491  - Write Sequencer 395 */
1369         [4492] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4492  - Write Sequencer 396 */
1370         [4493] = { 0x00FF, 0x00FF, 0x0000 }, /* R4493  - Write Sequencer 397 */
1371         [4494] = { 0x070F, 0x070F, 0x0000 }, /* R4494  - Write Sequencer 398 */
1372         [4495] = { 0x010F, 0x010F, 0x0000 }, /* R4495  - Write Sequencer 399 */
1373         [4496] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4496  - Write Sequencer 400 */
1374         [4497] = { 0x00FF, 0x00FF, 0x0000 }, /* R4497  - Write Sequencer 401 */
1375         [4498] = { 0x070F, 0x070F, 0x0000 }, /* R4498  - Write Sequencer 402 */
1376         [4499] = { 0x010F, 0x010F, 0x0000 }, /* R4499  - Write Sequencer 403 */
1377         [4500] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4500  - Write Sequencer 404 */
1378         [4501] = { 0x00FF, 0x00FF, 0x0000 }, /* R4501  - Write Sequencer 405 */
1379         [4502] = { 0x070F, 0x070F, 0x0000 }, /* R4502  - Write Sequencer 406 */
1380         [4503] = { 0x010F, 0x010F, 0x0000 }, /* R4503  - Write Sequencer 407 */
1381         [4504] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4504  - Write Sequencer 408 */
1382         [4505] = { 0x00FF, 0x00FF, 0x0000 }, /* R4505  - Write Sequencer 409 */
1383         [4506] = { 0x070F, 0x070F, 0x0000 }, /* R4506  - Write Sequencer 410 */
1384         [4507] = { 0x010F, 0x010F, 0x0000 }, /* R4507  - Write Sequencer 411 */
1385         [4508] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4508  - Write Sequencer 412 */
1386         [4509] = { 0x00FF, 0x00FF, 0x0000 }, /* R4509  - Write Sequencer 413 */
1387         [4510] = { 0x070F, 0x070F, 0x0000 }, /* R4510  - Write Sequencer 414 */
1388         [4511] = { 0x010F, 0x010F, 0x0000 }, /* R4511  - Write Sequencer 415 */
1389         [4512] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4512  - Write Sequencer 416 */
1390         [4513] = { 0x00FF, 0x00FF, 0x0000 }, /* R4513  - Write Sequencer 417 */
1391         [4514] = { 0x070F, 0x070F, 0x0000 }, /* R4514  - Write Sequencer 418 */
1392         [4515] = { 0x010F, 0x010F, 0x0000 }, /* R4515  - Write Sequencer 419 */
1393         [4516] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4516  - Write Sequencer 420 */
1394         [4517] = { 0x00FF, 0x00FF, 0x0000 }, /* R4517  - Write Sequencer 421 */
1395         [4518] = { 0x070F, 0x070F, 0x0000 }, /* R4518  - Write Sequencer 422 */
1396         [4519] = { 0x010F, 0x010F, 0x0000 }, /* R4519  - Write Sequencer 423 */
1397         [4520] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4520  - Write Sequencer 424 */
1398         [4521] = { 0x00FF, 0x00FF, 0x0000 }, /* R4521  - Write Sequencer 425 */
1399         [4522] = { 0x070F, 0x070F, 0x0000 }, /* R4522  - Write Sequencer 426 */
1400         [4523] = { 0x010F, 0x010F, 0x0000 }, /* R4523  - Write Sequencer 427 */
1401         [4524] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4524  - Write Sequencer 428 */
1402         [4525] = { 0x00FF, 0x00FF, 0x0000 }, /* R4525  - Write Sequencer 429 */
1403         [4526] = { 0x070F, 0x070F, 0x0000 }, /* R4526  - Write Sequencer 430 */
1404         [4527] = { 0x010F, 0x010F, 0x0000 }, /* R4527  - Write Sequencer 431 */
1405         [4528] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4528  - Write Sequencer 432 */
1406         [4529] = { 0x00FF, 0x00FF, 0x0000 }, /* R4529  - Write Sequencer 433 */
1407         [4530] = { 0x070F, 0x070F, 0x0000 }, /* R4530  - Write Sequencer 434 */
1408         [4531] = { 0x010F, 0x010F, 0x0000 }, /* R4531  - Write Sequencer 435 */
1409         [4532] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4532  - Write Sequencer 436 */
1410         [4533] = { 0x00FF, 0x00FF, 0x0000 }, /* R4533  - Write Sequencer 437 */
1411         [4534] = { 0x070F, 0x070F, 0x0000 }, /* R4534  - Write Sequencer 438 */
1412         [4535] = { 0x010F, 0x010F, 0x0000 }, /* R4535  - Write Sequencer 439 */
1413         [4536] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4536  - Write Sequencer 440 */
1414         [4537] = { 0x00FF, 0x00FF, 0x0000 }, /* R4537  - Write Sequencer 441 */
1415         [4538] = { 0x070F, 0x070F, 0x0000 }, /* R4538  - Write Sequencer 442 */
1416         [4539] = { 0x010F, 0x010F, 0x0000 }, /* R4539  - Write Sequencer 443 */
1417         [4540] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4540  - Write Sequencer 444 */
1418         [4541] = { 0x00FF, 0x00FF, 0x0000 }, /* R4541  - Write Sequencer 445 */
1419         [4542] = { 0x070F, 0x070F, 0x0000 }, /* R4542  - Write Sequencer 446 */
1420         [4543] = { 0x010F, 0x010F, 0x0000 }, /* R4543  - Write Sequencer 447 */
1421         [4544] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4544  - Write Sequencer 448 */
1422         [4545] = { 0x00FF, 0x00FF, 0x0000 }, /* R4545  - Write Sequencer 449 */
1423         [4546] = { 0x070F, 0x070F, 0x0000 }, /* R4546  - Write Sequencer 450 */
1424         [4547] = { 0x010F, 0x010F, 0x0000 }, /* R4547  - Write Sequencer 451 */
1425         [4548] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4548  - Write Sequencer 452 */
1426         [4549] = { 0x00FF, 0x00FF, 0x0000 }, /* R4549  - Write Sequencer 453 */
1427         [4550] = { 0x070F, 0x070F, 0x0000 }, /* R4550  - Write Sequencer 454 */
1428         [4551] = { 0x010F, 0x010F, 0x0000 }, /* R4551  - Write Sequencer 455 */
1429         [4552] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4552  - Write Sequencer 456 */
1430         [4553] = { 0x00FF, 0x00FF, 0x0000 }, /* R4553  - Write Sequencer 457 */
1431         [4554] = { 0x070F, 0x070F, 0x0000 }, /* R4554  - Write Sequencer 458 */
1432         [4555] = { 0x010F, 0x010F, 0x0000 }, /* R4555  - Write Sequencer 459 */
1433         [4556] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4556  - Write Sequencer 460 */
1434         [4557] = { 0x00FF, 0x00FF, 0x0000 }, /* R4557  - Write Sequencer 461 */
1435         [4558] = { 0x070F, 0x070F, 0x0000 }, /* R4558  - Write Sequencer 462 */
1436         [4559] = { 0x010F, 0x010F, 0x0000 }, /* R4559  - Write Sequencer 463 */
1437         [4560] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4560  - Write Sequencer 464 */
1438         [4561] = { 0x00FF, 0x00FF, 0x0000 }, /* R4561  - Write Sequencer 465 */
1439         [4562] = { 0x070F, 0x070F, 0x0000 }, /* R4562  - Write Sequencer 466 */
1440         [4563] = { 0x010F, 0x010F, 0x0000 }, /* R4563  - Write Sequencer 467 */
1441         [4564] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4564  - Write Sequencer 468 */
1442         [4565] = { 0x00FF, 0x00FF, 0x0000 }, /* R4565  - Write Sequencer 469 */
1443         [4566] = { 0x070F, 0x070F, 0x0000 }, /* R4566  - Write Sequencer 470 */
1444         [4567] = { 0x010F, 0x010F, 0x0000 }, /* R4567  - Write Sequencer 471 */
1445         [4568] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4568  - Write Sequencer 472 */
1446         [4569] = { 0x00FF, 0x00FF, 0x0000 }, /* R4569  - Write Sequencer 473 */
1447         [4570] = { 0x070F, 0x070F, 0x0000 }, /* R4570  - Write Sequencer 474 */
1448         [4571] = { 0x010F, 0x010F, 0x0000 }, /* R4571  - Write Sequencer 475 */
1449         [4572] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4572  - Write Sequencer 476 */
1450         [4573] = { 0x00FF, 0x00FF, 0x0000 }, /* R4573  - Write Sequencer 477 */
1451         [4574] = { 0x070F, 0x070F, 0x0000 }, /* R4574  - Write Sequencer 478 */
1452         [4575] = { 0x010F, 0x010F, 0x0000 }, /* R4575  - Write Sequencer 479 */
1453         [4576] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4576  - Write Sequencer 480 */
1454         [4577] = { 0x00FF, 0x00FF, 0x0000 }, /* R4577  - Write Sequencer 481 */
1455         [4578] = { 0x070F, 0x070F, 0x0000 }, /* R4578  - Write Sequencer 482 */
1456         [4579] = { 0x010F, 0x010F, 0x0000 }, /* R4579  - Write Sequencer 483 */
1457         [4580] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4580  - Write Sequencer 484 */
1458         [4581] = { 0x00FF, 0x00FF, 0x0000 }, /* R4581  - Write Sequencer 485 */
1459         [4582] = { 0x070F, 0x070F, 0x0000 }, /* R4582  - Write Sequencer 486 */
1460         [4583] = { 0x010F, 0x010F, 0x0000 }, /* R4583  - Write Sequencer 487 */
1461         [4584] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4584  - Write Sequencer 488 */
1462         [4585] = { 0x00FF, 0x00FF, 0x0000 }, /* R4585  - Write Sequencer 489 */
1463         [4586] = { 0x070F, 0x070F, 0x0000 }, /* R4586  - Write Sequencer 490 */
1464         [4587] = { 0x010F, 0x010F, 0x0000 }, /* R4587  - Write Sequencer 491 */
1465         [4588] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4588  - Write Sequencer 492 */
1466         [4589] = { 0x00FF, 0x00FF, 0x0000 }, /* R4589  - Write Sequencer 493 */
1467         [4590] = { 0x070F, 0x070F, 0x0000 }, /* R4590  - Write Sequencer 494 */
1468         [4591] = { 0x010F, 0x010F, 0x0000 }, /* R4591  - Write Sequencer 495 */
1469         [4592] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4592  - Write Sequencer 496 */
1470         [4593] = { 0x00FF, 0x00FF, 0x0000 }, /* R4593  - Write Sequencer 497 */
1471         [4594] = { 0x070F, 0x070F, 0x0000 }, /* R4594  - Write Sequencer 498 */
1472         [4595] = { 0x010F, 0x010F, 0x0000 }, /* R4595  - Write Sequencer 499 */
1473         [4596] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4596  - Write Sequencer 500 */
1474         [4597] = { 0x00FF, 0x00FF, 0x0000 }, /* R4597  - Write Sequencer 501 */
1475         [4598] = { 0x070F, 0x070F, 0x0000 }, /* R4598  - Write Sequencer 502 */
1476         [4599] = { 0x010F, 0x010F, 0x0000 }, /* R4599  - Write Sequencer 503 */
1477         [4600] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4600  - Write Sequencer 504 */
1478         [4601] = { 0x00FF, 0x00FF, 0x0000 }, /* R4601  - Write Sequencer 505 */
1479         [4602] = { 0x070F, 0x070F, 0x0000 }, /* R4602  - Write Sequencer 506 */
1480         [4603] = { 0x010F, 0x010F, 0x0000 }, /* R4603  - Write Sequencer 507 */
1481         [4604] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4604  - Write Sequencer 508 */
1482         [4605] = { 0x00FF, 0x00FF, 0x0000 }, /* R4605  - Write Sequencer 509 */
1483         [4606] = { 0x070F, 0x070F, 0x0000 }, /* R4606  - Write Sequencer 510 */
1484         [4607] = { 0x010F, 0x010F, 0x0000 }, /* R4607  - Write Sequencer 511 */
1485         [8192] = { 0x03FF, 0x03FF, 0x0000 }, /* R8192  - DSP2 Instruction RAM 0 */
1486         [9216] = { 0x003F, 0x003F, 0x0000 }, /* R9216  - DSP2 Address RAM 2 */
1487         [9217] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R9217  - DSP2 Address RAM 1 */
1488         [9218] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R9218  - DSP2 Address RAM 0 */
1489         [12288] = { 0x00FF, 0x00FF, 0x0000 }, /* R12288 - DSP2 Data1 RAM 1 */
1490         [12289] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R12289 - DSP2 Data1 RAM 0 */
1491         [13312] = { 0x00FF, 0x00FF, 0x0000 }, /* R13312 - DSP2 Data2 RAM 1 */
1492         [13313] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R13313 - DSP2 Data2 RAM 0 */
1493         [14336] = { 0x00FF, 0x00FF, 0x0000 }, /* R14336 - DSP2 Data3 RAM 1 */
1494         [14337] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R14337 - DSP2 Data3 RAM 0 */
1495         [15360] = { 0x07FF, 0x07FF, 0x0000 }, /* R15360 - DSP2 Coeff RAM 0 */
1496         [16384] = { 0x00FF, 0x00FF, 0x0000 }, /* R16384 - RETUNEADC_SHARED_COEFF_1 */
1497         [16385] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16385 - RETUNEADC_SHARED_COEFF_0 */
1498         [16386] = { 0x00FF, 0x00FF, 0x0000 }, /* R16386 - RETUNEDAC_SHARED_COEFF_1 */
1499         [16387] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16387 - RETUNEDAC_SHARED_COEFF_0 */
1500         [16388] = { 0x00FF, 0x00FF, 0x0000 }, /* R16388 - SOUNDSTAGE_ENABLES_1 */
1501         [16389] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16389 - SOUNDSTAGE_ENABLES_0 */
1502         [16896] = { 0x00FF, 0x00FF, 0x0000 }, /* R16896 - HDBASS_AI_1 */
1503         [16897] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16897 - HDBASS_AI_0 */
1504         [16898] = { 0x00FF, 0x00FF, 0x0000 }, /* R16898 - HDBASS_AR_1 */
1505         [16899] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16899 - HDBASS_AR_0 */
1506         [16900] = { 0x00FF, 0x00FF, 0x0000 }, /* R16900 - HDBASS_B_1 */
1507         [16901] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16901 - HDBASS_B_0 */
1508         [16902] = { 0x00FF, 0x00FF, 0x0000 }, /* R16902 - HDBASS_K_1 */
1509         [16903] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16903 - HDBASS_K_0 */
1510         [16904] = { 0x00FF, 0x00FF, 0x0000 }, /* R16904 - HDBASS_N1_1 */
1511         [16905] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16905 - HDBASS_N1_0 */
1512         [16906] = { 0x00FF, 0x00FF, 0x0000 }, /* R16906 - HDBASS_N2_1 */
1513         [16907] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16907 - HDBASS_N2_0 */
1514         [16908] = { 0x00FF, 0x00FF, 0x0000 }, /* R16908 - HDBASS_N3_1 */
1515         [16909] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16909 - HDBASS_N3_0 */
1516         [16910] = { 0x00FF, 0x00FF, 0x0000 }, /* R16910 - HDBASS_N4_1 */
1517         [16911] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16911 - HDBASS_N4_0 */
1518         [16912] = { 0x00FF, 0x00FF, 0x0000 }, /* R16912 - HDBASS_N5_1 */
1519         [16913] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16913 - HDBASS_N5_0 */
1520         [16914] = { 0x00FF, 0x00FF, 0x0000 }, /* R16914 - HDBASS_X1_1 */
1521         [16915] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16915 - HDBASS_X1_0 */
1522         [16916] = { 0x00FF, 0x00FF, 0x0000 }, /* R16916 - HDBASS_X2_1 */
1523         [16917] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16917 - HDBASS_X2_0 */
1524         [16918] = { 0x00FF, 0x00FF, 0x0000 }, /* R16918 - HDBASS_X3_1 */
1525         [16919] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16919 - HDBASS_X3_0 */
1526         [16920] = { 0x00FF, 0x00FF, 0x0000 }, /* R16920 - HDBASS_ATK_1 */
1527         [16921] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16921 - HDBASS_ATK_0 */
1528         [16922] = { 0x00FF, 0x00FF, 0x0000 }, /* R16922 - HDBASS_DCY_1 */
1529         [16923] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16923 - HDBASS_DCY_0 */
1530         [16924] = { 0x00FF, 0x00FF, 0x0000 }, /* R16924 - HDBASS_PG_1 */
1531         [16925] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16925 - HDBASS_PG_0 */
1532         [17408] = { 0x00FF, 0x00FF, 0x0000 }, /* R17408 - HPF_C_1 */
1533         [17409] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17409 - HPF_C_0 */
1534         [17920] = { 0x00FF, 0x00FF, 0x0000 }, /* R17920 - ADCL_RETUNE_C1_1 */
1535         [17921] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17921 - ADCL_RETUNE_C1_0 */
1536         [17922] = { 0x00FF, 0x00FF, 0x0000 }, /* R17922 - ADCL_RETUNE_C2_1 */
1537         [17923] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17923 - ADCL_RETUNE_C2_0 */
1538         [17924] = { 0x00FF, 0x00FF, 0x0000 }, /* R17924 - ADCL_RETUNE_C3_1 */
1539         [17925] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17925 - ADCL_RETUNE_C3_0 */
1540         [17926] = { 0x00FF, 0x00FF, 0x0000 }, /* R17926 - ADCL_RETUNE_C4_1 */
1541         [17927] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17927 - ADCL_RETUNE_C4_0 */
1542         [17928] = { 0x00FF, 0x00FF, 0x0000 }, /* R17928 - ADCL_RETUNE_C5_1 */
1543         [17929] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17929 - ADCL_RETUNE_C5_0 */
1544         [17930] = { 0x00FF, 0x00FF, 0x0000 }, /* R17930 - ADCL_RETUNE_C6_1 */
1545         [17931] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17931 - ADCL_RETUNE_C6_0 */
1546         [17932] = { 0x00FF, 0x00FF, 0x0000 }, /* R17932 - ADCL_RETUNE_C7_1 */
1547         [17933] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17933 - ADCL_RETUNE_C7_0 */
1548         [17934] = { 0x00FF, 0x00FF, 0x0000 }, /* R17934 - ADCL_RETUNE_C8_1 */
1549         [17935] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17935 - ADCL_RETUNE_C8_0 */
1550         [17936] = { 0x00FF, 0x00FF, 0x0000 }, /* R17936 - ADCL_RETUNE_C9_1 */
1551         [17937] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17937 - ADCL_RETUNE_C9_0 */
1552         [17938] = { 0x00FF, 0x00FF, 0x0000 }, /* R17938 - ADCL_RETUNE_C10_1 */
1553         [17939] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17939 - ADCL_RETUNE_C10_0 */
1554         [17940] = { 0x00FF, 0x00FF, 0x0000 }, /* R17940 - ADCL_RETUNE_C11_1 */
1555         [17941] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17941 - ADCL_RETUNE_C11_0 */
1556         [17942] = { 0x00FF, 0x00FF, 0x0000 }, /* R17942 - ADCL_RETUNE_C12_1 */
1557         [17943] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17943 - ADCL_RETUNE_C12_0 */
1558         [17944] = { 0x00FF, 0x00FF, 0x0000 }, /* R17944 - ADCL_RETUNE_C13_1 */
1559         [17945] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17945 - ADCL_RETUNE_C13_0 */
1560         [17946] = { 0x00FF, 0x00FF, 0x0000 }, /* R17946 - ADCL_RETUNE_C14_1 */
1561         [17947] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17947 - ADCL_RETUNE_C14_0 */
1562         [17948] = { 0x00FF, 0x00FF, 0x0000 }, /* R17948 - ADCL_RETUNE_C15_1 */
1563         [17949] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17949 - ADCL_RETUNE_C15_0 */
1564         [17950] = { 0x00FF, 0x00FF, 0x0000 }, /* R17950 - ADCL_RETUNE_C16_1 */
1565         [17951] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17951 - ADCL_RETUNE_C16_0 */
1566         [17952] = { 0x00FF, 0x00FF, 0x0000 }, /* R17952 - ADCL_RETUNE_C17_1 */
1567         [17953] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17953 - ADCL_RETUNE_C17_0 */
1568         [17954] = { 0x00FF, 0x00FF, 0x0000 }, /* R17954 - ADCL_RETUNE_C18_1 */
1569         [17955] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17955 - ADCL_RETUNE_C18_0 */
1570         [17956] = { 0x00FF, 0x00FF, 0x0000 }, /* R17956 - ADCL_RETUNE_C19_1 */
1571         [17957] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17957 - ADCL_RETUNE_C19_0 */
1572         [17958] = { 0x00FF, 0x00FF, 0x0000 }, /* R17958 - ADCL_RETUNE_C20_1 */
1573         [17959] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17959 - ADCL_RETUNE_C20_0 */
1574         [17960] = { 0x00FF, 0x00FF, 0x0000 }, /* R17960 - ADCL_RETUNE_C21_1 */
1575         [17961] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17961 - ADCL_RETUNE_C21_0 */
1576         [17962] = { 0x00FF, 0x00FF, 0x0000 }, /* R17962 - ADCL_RETUNE_C22_1 */
1577         [17963] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17963 - ADCL_RETUNE_C22_0 */
1578         [17964] = { 0x00FF, 0x00FF, 0x0000 }, /* R17964 - ADCL_RETUNE_C23_1 */
1579         [17965] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17965 - ADCL_RETUNE_C23_0 */
1580         [17966] = { 0x00FF, 0x00FF, 0x0000 }, /* R17966 - ADCL_RETUNE_C24_1 */
1581         [17967] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17967 - ADCL_RETUNE_C24_0 */
1582         [17968] = { 0x00FF, 0x00FF, 0x0000 }, /* R17968 - ADCL_RETUNE_C25_1 */
1583         [17969] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17969 - ADCL_RETUNE_C25_0 */
1584         [17970] = { 0x00FF, 0x00FF, 0x0000 }, /* R17970 - ADCL_RETUNE_C26_1 */
1585         [17971] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17971 - ADCL_RETUNE_C26_0 */
1586         [17972] = { 0x00FF, 0x00FF, 0x0000 }, /* R17972 - ADCL_RETUNE_C27_1 */
1587         [17973] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17973 - ADCL_RETUNE_C27_0 */
1588         [17974] = { 0x00FF, 0x00FF, 0x0000 }, /* R17974 - ADCL_RETUNE_C28_1 */
1589         [17975] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17975 - ADCL_RETUNE_C28_0 */
1590         [17976] = { 0x00FF, 0x00FF, 0x0000 }, /* R17976 - ADCL_RETUNE_C29_1 */
1591         [17977] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17977 - ADCL_RETUNE_C29_0 */
1592         [17978] = { 0x00FF, 0x00FF, 0x0000 }, /* R17978 - ADCL_RETUNE_C30_1 */
1593         [17979] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17979 - ADCL_RETUNE_C30_0 */
1594         [17980] = { 0x00FF, 0x00FF, 0x0000 }, /* R17980 - ADCL_RETUNE_C31_1 */
1595         [17981] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17981 - ADCL_RETUNE_C31_0 */
1596         [17982] = { 0x00FF, 0x00FF, 0x0000 }, /* R17982 - ADCL_RETUNE_C32_1 */
1597         [17983] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17983 - ADCL_RETUNE_C32_0 */
1598         [18432] = { 0x00FF, 0x00FF, 0x0000 }, /* R18432 - RETUNEADC_PG2_1 */
1599         [18433] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18433 - RETUNEADC_PG2_0 */
1600         [18434] = { 0x00FF, 0x00FF, 0x0000 }, /* R18434 - RETUNEADC_PG_1 */
1601         [18435] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18435 - RETUNEADC_PG_0 */
1602         [18944] = { 0x00FF, 0x00FF, 0x0000 }, /* R18944 - ADCR_RETUNE_C1_1 */
1603         [18945] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18945 - ADCR_RETUNE_C1_0 */
1604         [18946] = { 0x00FF, 0x00FF, 0x0000 }, /* R18946 - ADCR_RETUNE_C2_1 */
1605         [18947] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18947 - ADCR_RETUNE_C2_0 */
1606         [18948] = { 0x00FF, 0x00FF, 0x0000 }, /* R18948 - ADCR_RETUNE_C3_1 */
1607         [18949] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18949 - ADCR_RETUNE_C3_0 */
1608         [18950] = { 0x00FF, 0x00FF, 0x0000 }, /* R18950 - ADCR_RETUNE_C4_1 */
1609         [18951] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18951 - ADCR_RETUNE_C4_0 */
1610         [18952] = { 0x00FF, 0x00FF, 0x0000 }, /* R18952 - ADCR_RETUNE_C5_1 */
1611         [18953] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18953 - ADCR_RETUNE_C5_0 */
1612         [18954] = { 0x00FF, 0x00FF, 0x0000 }, /* R18954 - ADCR_RETUNE_C6_1 */
1613         [18955] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18955 - ADCR_RETUNE_C6_0 */
1614         [18956] = { 0x00FF, 0x00FF, 0x0000 }, /* R18956 - ADCR_RETUNE_C7_1 */
1615         [18957] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18957 - ADCR_RETUNE_C7_0 */
1616         [18958] = { 0x00FF, 0x00FF, 0x0000 }, /* R18958 - ADCR_RETUNE_C8_1 */
1617         [18959] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18959 - ADCR_RETUNE_C8_0 */
1618         [18960] = { 0x00FF, 0x00FF, 0x0000 }, /* R18960 - ADCR_RETUNE_C9_1 */
1619         [18961] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18961 - ADCR_RETUNE_C9_0 */
1620         [18962] = { 0x00FF, 0x00FF, 0x0000 }, /* R18962 - ADCR_RETUNE_C10_1 */
1621         [18963] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18963 - ADCR_RETUNE_C10_0 */
1622         [18964] = { 0x00FF, 0x00FF, 0x0000 }, /* R18964 - ADCR_RETUNE_C11_1 */
1623         [18965] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18965 - ADCR_RETUNE_C11_0 */
1624         [18966] = { 0x00FF, 0x00FF, 0x0000 }, /* R18966 - ADCR_RETUNE_C12_1 */
1625         [18967] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18967 - ADCR_RETUNE_C12_0 */
1626         [18968] = { 0x00FF, 0x00FF, 0x0000 }, /* R18968 - ADCR_RETUNE_C13_1 */
1627         [18969] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18969 - ADCR_RETUNE_C13_0 */
1628         [18970] = { 0x00FF, 0x00FF, 0x0000 }, /* R18970 - ADCR_RETUNE_C14_1 */
1629         [18971] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18971 - ADCR_RETUNE_C14_0 */
1630         [18972] = { 0x00FF, 0x00FF, 0x0000 }, /* R18972 - ADCR_RETUNE_C15_1 */
1631         [18973] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18973 - ADCR_RETUNE_C15_0 */
1632         [18974] = { 0x00FF, 0x00FF, 0x0000 }, /* R18974 - ADCR_RETUNE_C16_1 */
1633         [18975] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18975 - ADCR_RETUNE_C16_0 */
1634         [18976] = { 0x00FF, 0x00FF, 0x0000 }, /* R18976 - ADCR_RETUNE_C17_1 */
1635         [18977] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18977 - ADCR_RETUNE_C17_0 */
1636         [18978] = { 0x00FF, 0x00FF, 0x0000 }, /* R18978 - ADCR_RETUNE_C18_1 */
1637         [18979] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18979 - ADCR_RETUNE_C18_0 */
1638         [18980] = { 0x00FF, 0x00FF, 0x0000 }, /* R18980 - ADCR_RETUNE_C19_1 */
1639         [18981] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18981 - ADCR_RETUNE_C19_0 */
1640         [18982] = { 0x00FF, 0x00FF, 0x0000 }, /* R18982 - ADCR_RETUNE_C20_1 */
1641         [18983] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18983 - ADCR_RETUNE_C20_0 */
1642         [18984] = { 0x00FF, 0x00FF, 0x0000 }, /* R18984 - ADCR_RETUNE_C21_1 */
1643         [18985] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18985 - ADCR_RETUNE_C21_0 */
1644         [18986] = { 0x00FF, 0x00FF, 0x0000 }, /* R18986 - ADCR_RETUNE_C22_1 */
1645         [18987] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18987 - ADCR_RETUNE_C22_0 */
1646         [18988] = { 0x00FF, 0x00FF, 0x0000 }, /* R18988 - ADCR_RETUNE_C23_1 */
1647         [18989] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18989 - ADCR_RETUNE_C23_0 */
1648         [18990] = { 0x00FF, 0x00FF, 0x0000 }, /* R18990 - ADCR_RETUNE_C24_1 */
1649         [18991] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18991 - ADCR_RETUNE_C24_0 */
1650         [18992] = { 0x00FF, 0x00FF, 0x0000 }, /* R18992 - ADCR_RETUNE_C25_1 */
1651         [18993] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18993 - ADCR_RETUNE_C25_0 */
1652         [18994] = { 0x00FF, 0x00FF, 0x0000 }, /* R18994 - ADCR_RETUNE_C26_1 */
1653         [18995] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18995 - ADCR_RETUNE_C26_0 */
1654         [18996] = { 0x00FF, 0x00FF, 0x0000 }, /* R18996 - ADCR_RETUNE_C27_1 */
1655         [18997] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18997 - ADCR_RETUNE_C27_0 */
1656         [18998] = { 0x00FF, 0x00FF, 0x0000 }, /* R18998 - ADCR_RETUNE_C28_1 */
1657         [18999] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18999 - ADCR_RETUNE_C28_0 */
1658         [19000] = { 0x00FF, 0x00FF, 0x0000 }, /* R19000 - ADCR_RETUNE_C29_1 */
1659         [19001] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19001 - ADCR_RETUNE_C29_0 */
1660         [19002] = { 0x00FF, 0x00FF, 0x0000 }, /* R19002 - ADCR_RETUNE_C30_1 */
1661         [19003] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19003 - ADCR_RETUNE_C30_0 */
1662         [19004] = { 0x00FF, 0x00FF, 0x0000 }, /* R19004 - ADCR_RETUNE_C31_1 */
1663         [19005] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19005 - ADCR_RETUNE_C31_0 */
1664         [19006] = { 0x00FF, 0x00FF, 0x0000 }, /* R19006 - ADCR_RETUNE_C32_1 */
1665         [19007] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19007 - ADCR_RETUNE_C32_0 */
1666         [19456] = { 0x00FF, 0x00FF, 0x0000 }, /* R19456 - DACL_RETUNE_C1_1 */
1667         [19457] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19457 - DACL_RETUNE_C1_0 */
1668         [19458] = { 0x00FF, 0x00FF, 0x0000 }, /* R19458 - DACL_RETUNE_C2_1 */
1669         [19459] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19459 - DACL_RETUNE_C2_0 */
1670         [19460] = { 0x00FF, 0x00FF, 0x0000 }, /* R19460 - DACL_RETUNE_C3_1 */
1671         [19461] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19461 - DACL_RETUNE_C3_0 */
1672         [19462] = { 0x00FF, 0x00FF, 0x0000 }, /* R19462 - DACL_RETUNE_C4_1 */
1673         [19463] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19463 - DACL_RETUNE_C4_0 */
1674         [19464] = { 0x00FF, 0x00FF, 0x0000 }, /* R19464 - DACL_RETUNE_C5_1 */
1675         [19465] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19465 - DACL_RETUNE_C5_0 */
1676         [19466] = { 0x00FF, 0x00FF, 0x0000 }, /* R19466 - DACL_RETUNE_C6_1 */
1677         [19467] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19467 - DACL_RETUNE_C6_0 */
1678         [19468] = { 0x00FF, 0x00FF, 0x0000 }, /* R19468 - DACL_RETUNE_C7_1 */
1679         [19469] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19469 - DACL_RETUNE_C7_0 */
1680         [19470] = { 0x00FF, 0x00FF, 0x0000 }, /* R19470 - DACL_RETUNE_C8_1 */
1681         [19471] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19471 - DACL_RETUNE_C8_0 */
1682         [19472] = { 0x00FF, 0x00FF, 0x0000 }, /* R19472 - DACL_RETUNE_C9_1 */
1683         [19473] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19473 - DACL_RETUNE_C9_0 */
1684         [19474] = { 0x00FF, 0x00FF, 0x0000 }, /* R19474 - DACL_RETUNE_C10_1 */
1685         [19475] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19475 - DACL_RETUNE_C10_0 */
1686         [19476] = { 0x00FF, 0x00FF, 0x0000 }, /* R19476 - DACL_RETUNE_C11_1 */
1687         [19477] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19477 - DACL_RETUNE_C11_0 */
1688         [19478] = { 0x00FF, 0x00FF, 0x0000 }, /* R19478 - DACL_RETUNE_C12_1 */
1689         [19479] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19479 - DACL_RETUNE_C12_0 */
1690         [19480] = { 0x00FF, 0x00FF, 0x0000 }, /* R19480 - DACL_RETUNE_C13_1 */
1691         [19481] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19481 - DACL_RETUNE_C13_0 */
1692         [19482] = { 0x00FF, 0x00FF, 0x0000 }, /* R19482 - DACL_RETUNE_C14_1 */
1693         [19483] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19483 - DACL_RETUNE_C14_0 */
1694         [19484] = { 0x00FF, 0x00FF, 0x0000 }, /* R19484 - DACL_RETUNE_C15_1 */
1695         [19485] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19485 - DACL_RETUNE_C15_0 */
1696         [19486] = { 0x00FF, 0x00FF, 0x0000 }, /* R19486 - DACL_RETUNE_C16_1 */
1697         [19487] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19487 - DACL_RETUNE_C16_0 */
1698         [19488] = { 0x00FF, 0x00FF, 0x0000 }, /* R19488 - DACL_RETUNE_C17_1 */
1699         [19489] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19489 - DACL_RETUNE_C17_0 */
1700         [19490] = { 0x00FF, 0x00FF, 0x0000 }, /* R19490 - DACL_RETUNE_C18_1 */
1701         [19491] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19491 - DACL_RETUNE_C18_0 */
1702         [19492] = { 0x00FF, 0x00FF, 0x0000 }, /* R19492 - DACL_RETUNE_C19_1 */
1703         [19493] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19493 - DACL_RETUNE_C19_0 */
1704         [19494] = { 0x00FF, 0x00FF, 0x0000 }, /* R19494 - DACL_RETUNE_C20_1 */
1705         [19495] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19495 - DACL_RETUNE_C20_0 */
1706         [19496] = { 0x00FF, 0x00FF, 0x0000 }, /* R19496 - DACL_RETUNE_C21_1 */
1707         [19497] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19497 - DACL_RETUNE_C21_0 */
1708         [19498] = { 0x00FF, 0x00FF, 0x0000 }, /* R19498 - DACL_RETUNE_C22_1 */
1709         [19499] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19499 - DACL_RETUNE_C22_0 */
1710         [19500] = { 0x00FF, 0x00FF, 0x0000 }, /* R19500 - DACL_RETUNE_C23_1 */
1711         [19501] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19501 - DACL_RETUNE_C23_0 */
1712         [19502] = { 0x00FF, 0x00FF, 0x0000 }, /* R19502 - DACL_RETUNE_C24_1 */
1713         [19503] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19503 - DACL_RETUNE_C24_0 */
1714         [19504] = { 0x00FF, 0x00FF, 0x0000 }, /* R19504 - DACL_RETUNE_C25_1 */
1715         [19505] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19505 - DACL_RETUNE_C25_0 */
1716         [19506] = { 0x00FF, 0x00FF, 0x0000 }, /* R19506 - DACL_RETUNE_C26_1 */
1717         [19507] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19507 - DACL_RETUNE_C26_0 */
1718         [19508] = { 0x00FF, 0x00FF, 0x0000 }, /* R19508 - DACL_RETUNE_C27_1 */
1719         [19509] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19509 - DACL_RETUNE_C27_0 */
1720         [19510] = { 0x00FF, 0x00FF, 0x0000 }, /* R19510 - DACL_RETUNE_C28_1 */
1721         [19511] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19511 - DACL_RETUNE_C28_0 */
1722         [19512] = { 0x00FF, 0x00FF, 0x0000 }, /* R19512 - DACL_RETUNE_C29_1 */
1723         [19513] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19513 - DACL_RETUNE_C29_0 */
1724         [19514] = { 0x00FF, 0x00FF, 0x0000 }, /* R19514 - DACL_RETUNE_C30_1 */
1725         [19515] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19515 - DACL_RETUNE_C30_0 */
1726         [19516] = { 0x00FF, 0x00FF, 0x0000 }, /* R19516 - DACL_RETUNE_C31_1 */
1727         [19517] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19517 - DACL_RETUNE_C31_0 */
1728         [19518] = { 0x00FF, 0x00FF, 0x0000 }, /* R19518 - DACL_RETUNE_C32_1 */
1729         [19519] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19519 - DACL_RETUNE_C32_0 */
1730         [19968] = { 0x00FF, 0x00FF, 0x0000 }, /* R19968 - RETUNEDAC_PG2_1 */
1731         [19969] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19969 - RETUNEDAC_PG2_0 */
1732         [19970] = { 0x00FF, 0x00FF, 0x0000 }, /* R19970 - RETUNEDAC_PG_1 */
1733         [19971] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19971 - RETUNEDAC_PG_0 */
1734         [20480] = { 0x00FF, 0x00FF, 0x0000 }, /* R20480 - DACR_RETUNE_C1_1 */
1735         [20481] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20481 - DACR_RETUNE_C1_0 */
1736         [20482] = { 0x00FF, 0x00FF, 0x0000 }, /* R20482 - DACR_RETUNE_C2_1 */
1737         [20483] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20483 - DACR_RETUNE_C2_0 */
1738         [20484] = { 0x00FF, 0x00FF, 0x0000 }, /* R20484 - DACR_RETUNE_C3_1 */
1739         [20485] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20485 - DACR_RETUNE_C3_0 */
1740         [20486] = { 0x00FF, 0x00FF, 0x0000 }, /* R20486 - DACR_RETUNE_C4_1 */
1741         [20487] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20487 - DACR_RETUNE_C4_0 */
1742         [20488] = { 0x00FF, 0x00FF, 0x0000 }, /* R20488 - DACR_RETUNE_C5_1 */
1743         [20489] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20489 - DACR_RETUNE_C5_0 */
1744         [20490] = { 0x00FF, 0x00FF, 0x0000 }, /* R20490 - DACR_RETUNE_C6_1 */
1745         [20491] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20491 - DACR_RETUNE_C6_0 */
1746         [20492] = { 0x00FF, 0x00FF, 0x0000 }, /* R20492 - DACR_RETUNE_C7_1 */
1747         [20493] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20493 - DACR_RETUNE_C7_0 */
1748         [20494] = { 0x00FF, 0x00FF, 0x0000 }, /* R20494 - DACR_RETUNE_C8_1 */
1749         [20495] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20495 - DACR_RETUNE_C8_0 */
1750         [20496] = { 0x00FF, 0x00FF, 0x0000 }, /* R20496 - DACR_RETUNE_C9_1 */
1751         [20497] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20497 - DACR_RETUNE_C9_0 */
1752         [20498] = { 0x00FF, 0x00FF, 0x0000 }, /* R20498 - DACR_RETUNE_C10_1 */
1753         [20499] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20499 - DACR_RETUNE_C10_0 */
1754         [20500] = { 0x00FF, 0x00FF, 0x0000 }, /* R20500 - DACR_RETUNE_C11_1 */
1755         [20501] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20501 - DACR_RETUNE_C11_0 */
1756         [20502] = { 0x00FF, 0x00FF, 0x0000 }, /* R20502 - DACR_RETUNE_C12_1 */
1757         [20503] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20503 - DACR_RETUNE_C12_0 */
1758         [20504] = { 0x00FF, 0x00FF, 0x0000 }, /* R20504 - DACR_RETUNE_C13_1 */
1759         [20505] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20505 - DACR_RETUNE_C13_0 */
1760         [20506] = { 0x00FF, 0x00FF, 0x0000 }, /* R20506 - DACR_RETUNE_C14_1 */
1761         [20507] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20507 - DACR_RETUNE_C14_0 */
1762         [20508] = { 0x00FF, 0x00FF, 0x0000 }, /* R20508 - DACR_RETUNE_C15_1 */
1763         [20509] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20509 - DACR_RETUNE_C15_0 */
1764         [20510] = { 0x00FF, 0x00FF, 0x0000 }, /* R20510 - DACR_RETUNE_C16_1 */
1765         [20511] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20511 - DACR_RETUNE_C16_0 */
1766         [20512] = { 0x00FF, 0x00FF, 0x0000 }, /* R20512 - DACR_RETUNE_C17_1 */
1767         [20513] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20513 - DACR_RETUNE_C17_0 */
1768         [20514] = { 0x00FF, 0x00FF, 0x0000 }, /* R20514 - DACR_RETUNE_C18_1 */
1769         [20515] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20515 - DACR_RETUNE_C18_0 */
1770         [20516] = { 0x00FF, 0x00FF, 0x0000 }, /* R20516 - DACR_RETUNE_C19_1 */
1771         [20517] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20517 - DACR_RETUNE_C19_0 */
1772         [20518] = { 0x00FF, 0x00FF, 0x0000 }, /* R20518 - DACR_RETUNE_C20_1 */
1773         [20519] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20519 - DACR_RETUNE_C20_0 */
1774         [20520] = { 0x00FF, 0x00FF, 0x0000 }, /* R20520 - DACR_RETUNE_C21_1 */
1775         [20521] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20521 - DACR_RETUNE_C21_0 */
1776         [20522] = { 0x00FF, 0x00FF, 0x0000 }, /* R20522 - DACR_RETUNE_C22_1 */
1777         [20523] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20523 - DACR_RETUNE_C22_0 */
1778         [20524] = { 0x00FF, 0x00FF, 0x0000 }, /* R20524 - DACR_RETUNE_C23_1 */
1779         [20525] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20525 - DACR_RETUNE_C23_0 */
1780         [20526] = { 0x00FF, 0x00FF, 0x0000 }, /* R20526 - DACR_RETUNE_C24_1 */
1781         [20527] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20527 - DACR_RETUNE_C24_0 */
1782         [20528] = { 0x00FF, 0x00FF, 0x0000 }, /* R20528 - DACR_RETUNE_C25_1 */
1783         [20529] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20529 - DACR_RETUNE_C25_0 */
1784         [20530] = { 0x00FF, 0x00FF, 0x0000 }, /* R20530 - DACR_RETUNE_C26_1 */
1785         [20531] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20531 - DACR_RETUNE_C26_0 */
1786         [20532] = { 0x00FF, 0x00FF, 0x0000 }, /* R20532 - DACR_RETUNE_C27_1 */
1787         [20533] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20533 - DACR_RETUNE_C27_0 */
1788         [20534] = { 0x00FF, 0x00FF, 0x0000 }, /* R20534 - DACR_RETUNE_C28_1 */
1789         [20535] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20535 - DACR_RETUNE_C28_0 */
1790         [20536] = { 0x00FF, 0x00FF, 0x0000 }, /* R20536 - DACR_RETUNE_C29_1 */
1791         [20537] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20537 - DACR_RETUNE_C29_0 */
1792         [20538] = { 0x00FF, 0x00FF, 0x0000 }, /* R20538 - DACR_RETUNE_C30_1 */
1793         [20539] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20539 - DACR_RETUNE_C30_0 */
1794         [20540] = { 0x00FF, 0x00FF, 0x0000 }, /* R20540 - DACR_RETUNE_C31_1 */
1795         [20541] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20541 - DACR_RETUNE_C31_0 */
1796         [20542] = { 0x00FF, 0x00FF, 0x0000 }, /* R20542 - DACR_RETUNE_C32_1 */
1797         [20543] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20543 - DACR_RETUNE_C32_0 */
1798         [20992] = { 0x00FF, 0x00FF, 0x0000 }, /* R20992 - VSS_XHD2_1 */
1799         [20993] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20993 - VSS_XHD2_0 */
1800         [20994] = { 0x00FF, 0x00FF, 0x0000 }, /* R20994 - VSS_XHD3_1 */
1801         [20995] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20995 - VSS_XHD3_0 */
1802         [20996] = { 0x00FF, 0x00FF, 0x0000 }, /* R20996 - VSS_XHN1_1 */
1803         [20997] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20997 - VSS_XHN1_0 */
1804         [20998] = { 0x00FF, 0x00FF, 0x0000 }, /* R20998 - VSS_XHN2_1 */
1805         [20999] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20999 - VSS_XHN2_0 */
1806         [21000] = { 0x00FF, 0x00FF, 0x0000 }, /* R21000 - VSS_XHN3_1 */
1807         [21001] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21001 - VSS_XHN3_0 */
1808         [21002] = { 0x00FF, 0x00FF, 0x0000 }, /* R21002 - VSS_XLA_1 */
1809         [21003] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21003 - VSS_XLA_0 */
1810         [21004] = { 0x00FF, 0x00FF, 0x0000 }, /* R21004 - VSS_XLB_1 */
1811         [21005] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21005 - VSS_XLB_0 */
1812         [21006] = { 0x00FF, 0x00FF, 0x0000 }, /* R21006 - VSS_XLG_1 */
1813         [21007] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21007 - VSS_XLG_0 */
1814         [21008] = { 0x00FF, 0x00FF, 0x0000 }, /* R21008 - VSS_PG2_1 */
1815         [21009] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21009 - VSS_PG2_0 */
1816         [21010] = { 0x00FF, 0x00FF, 0x0000 }, /* R21010 - VSS_PG_1 */
1817         [21011] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21011 - VSS_PG_0 */
1818         [21012] = { 0x00FF, 0x00FF, 0x0000 }, /* R21012 - VSS_XTD1_1 */
1819         [21013] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21013 - VSS_XTD1_0 */
1820         [21014] = { 0x00FF, 0x00FF, 0x0000 }, /* R21014 - VSS_XTD2_1 */
1821         [21015] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21015 - VSS_XTD2_0 */
1822         [21016] = { 0x00FF, 0x00FF, 0x0000 }, /* R21016 - VSS_XTD3_1 */
1823         [21017] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21017 - VSS_XTD3_0 */
1824         [21018] = { 0x00FF, 0x00FF, 0x0000 }, /* R21018 - VSS_XTD4_1 */
1825         [21019] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21019 - VSS_XTD4_0 */
1826         [21020] = { 0x00FF, 0x00FF, 0x0000 }, /* R21020 - VSS_XTD5_1 */
1827         [21021] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21021 - VSS_XTD5_0 */
1828         [21022] = { 0x00FF, 0x00FF, 0x0000 }, /* R21022 - VSS_XTD6_1 */
1829         [21023] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21023 - VSS_XTD6_0 */
1830         [21024] = { 0x00FF, 0x00FF, 0x0000 }, /* R21024 - VSS_XTD7_1 */
1831         [21025] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21025 - VSS_XTD7_0 */
1832         [21026] = { 0x00FF, 0x00FF, 0x0000 }, /* R21026 - VSS_XTD8_1 */
1833         [21027] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21027 - VSS_XTD8_0 */
1834         [21028] = { 0x00FF, 0x00FF, 0x0000 }, /* R21028 - VSS_XTD9_1 */
1835         [21029] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21029 - VSS_XTD9_0 */
1836         [21030] = { 0x00FF, 0x00FF, 0x0000 }, /* R21030 - VSS_XTD10_1 */
1837         [21031] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21031 - VSS_XTD10_0 */
1838         [21032] = { 0x00FF, 0x00FF, 0x0000 }, /* R21032 - VSS_XTD11_1 */
1839         [21033] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21033 - VSS_XTD11_0 */
1840         [21034] = { 0x00FF, 0x00FF, 0x0000 }, /* R21034 - VSS_XTD12_1 */
1841         [21035] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21035 - VSS_XTD12_0 */
1842         [21036] = { 0x00FF, 0x00FF, 0x0000 }, /* R21036 - VSS_XTD13_1 */
1843         [21037] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21037 - VSS_XTD13_0 */
1844         [21038] = { 0x00FF, 0x00FF, 0x0000 }, /* R21038 - VSS_XTD14_1 */
1845         [21039] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21039 - VSS_XTD14_0 */
1846         [21040] = { 0x00FF, 0x00FF, 0x0000 }, /* R21040 - VSS_XTD15_1 */
1847         [21041] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21041 - VSS_XTD15_0 */
1848         [21042] = { 0x00FF, 0x00FF, 0x0000 }, /* R21042 - VSS_XTD16_1 */
1849         [21043] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21043 - VSS_XTD16_0 */
1850         [21044] = { 0x00FF, 0x00FF, 0x0000 }, /* R21044 - VSS_XTD17_1 */
1851         [21045] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21045 - VSS_XTD17_0 */
1852         [21046] = { 0x00FF, 0x00FF, 0x0000 }, /* R21046 - VSS_XTD18_1 */
1853         [21047] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21047 - VSS_XTD18_0 */
1854         [21048] = { 0x00FF, 0x00FF, 0x0000 }, /* R21048 - VSS_XTD19_1 */
1855         [21049] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21049 - VSS_XTD19_0 */
1856         [21050] = { 0x00FF, 0x00FF, 0x0000 }, /* R21050 - VSS_XTD20_1 */
1857         [21051] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21051 - VSS_XTD20_0 */
1858         [21052] = { 0x00FF, 0x00FF, 0x0000 }, /* R21052 - VSS_XTD21_1 */
1859         [21053] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21053 - VSS_XTD21_0 */
1860         [21054] = { 0x00FF, 0x00FF, 0x0000 }, /* R21054 - VSS_XTD22_1 */
1861         [21055] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21055 - VSS_XTD22_0 */
1862         [21056] = { 0x00FF, 0x00FF, 0x0000 }, /* R21056 - VSS_XTD23_1 */
1863         [21057] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21057 - VSS_XTD23_0 */
1864         [21058] = { 0x00FF, 0x00FF, 0x0000 }, /* R21058 - VSS_XTD24_1 */
1865         [21059] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21059 - VSS_XTD24_0 */
1866         [21060] = { 0x00FF, 0x00FF, 0x0000 }, /* R21060 - VSS_XTD25_1 */
1867         [21061] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21061 - VSS_XTD25_0 */
1868         [21062] = { 0x00FF, 0x00FF, 0x0000 }, /* R21062 - VSS_XTD26_1 */
1869         [21063] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21063 - VSS_XTD26_0 */
1870         [21064] = { 0x00FF, 0x00FF, 0x0000 }, /* R21064 - VSS_XTD27_1 */
1871         [21065] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21065 - VSS_XTD27_0 */
1872         [21066] = { 0x00FF, 0x00FF, 0x0000 }, /* R21066 - VSS_XTD28_1 */
1873         [21067] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21067 - VSS_XTD28_0 */
1874         [21068] = { 0x00FF, 0x00FF, 0x0000 }, /* R21068 - VSS_XTD29_1 */
1875         [21069] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21069 - VSS_XTD29_0 */
1876         [21070] = { 0x00FF, 0x00FF, 0x0000 }, /* R21070 - VSS_XTD30_1 */
1877         [21071] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21071 - VSS_XTD30_0 */
1878         [21072] = { 0x00FF, 0x00FF, 0x0000 }, /* R21072 - VSS_XTD31_1 */
1879         [21073] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21073 - VSS_XTD31_0 */
1880         [21074] = { 0x00FF, 0x00FF, 0x0000 }, /* R21074 - VSS_XTD32_1 */
1881         [21075] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21075 - VSS_XTD32_0 */
1882         [21076] = { 0x00FF, 0x00FF, 0x0000 }, /* R21076 - VSS_XTS1_1 */
1883         [21077] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21077 - VSS_XTS1_0 */
1884         [21078] = { 0x00FF, 0x00FF, 0x0000 }, /* R21078 - VSS_XTS2_1 */
1885         [21079] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21079 - VSS_XTS2_0 */
1886         [21080] = { 0x00FF, 0x00FF, 0x0000 }, /* R21080 - VSS_XTS3_1 */
1887         [21081] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21081 - VSS_XTS3_0 */
1888         [21082] = { 0x00FF, 0x00FF, 0x0000 }, /* R21082 - VSS_XTS4_1 */
1889         [21083] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21083 - VSS_XTS4_0 */
1890         [21084] = { 0x00FF, 0x00FF, 0x0000 }, /* R21084 - VSS_XTS5_1 */
1891         [21085] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21085 - VSS_XTS5_0 */
1892         [21086] = { 0x00FF, 0x00FF, 0x0000 }, /* R21086 - VSS_XTS6_1 */
1893         [21087] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21087 - VSS_XTS6_0 */
1894         [21088] = { 0x00FF, 0x00FF, 0x0000 }, /* R21088 - VSS_XTS7_1 */
1895         [21089] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21089 - VSS_XTS7_0 */
1896         [21090] = { 0x00FF, 0x00FF, 0x0000 }, /* R21090 - VSS_XTS8_1 */
1897         [21091] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21091 - VSS_XTS8_0 */
1898         [21092] = { 0x00FF, 0x00FF, 0x0000 }, /* R21092 - VSS_XTS9_1 */
1899         [21093] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21093 - VSS_XTS9_0 */
1900         [21094] = { 0x00FF, 0x00FF, 0x0000 }, /* R21094 - VSS_XTS10_1 */
1901         [21095] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21095 - VSS_XTS10_0 */
1902         [21096] = { 0x00FF, 0x00FF, 0x0000 }, /* R21096 - VSS_XTS11_1 */
1903         [21097] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21097 - VSS_XTS11_0 */
1904         [21098] = { 0x00FF, 0x00FF, 0x0000 }, /* R21098 - VSS_XTS12_1 */
1905         [21099] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21099 - VSS_XTS12_0 */
1906         [21100] = { 0x00FF, 0x00FF, 0x0000 }, /* R21100 - VSS_XTS13_1 */
1907         [21101] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21101 - VSS_XTS13_0 */
1908         [21102] = { 0x00FF, 0x00FF, 0x0000 }, /* R21102 - VSS_XTS14_1 */
1909         [21103] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21103 - VSS_XTS14_0 */
1910         [21104] = { 0x00FF, 0x00FF, 0x0000 }, /* R21104 - VSS_XTS15_1 */
1911         [21105] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21105 - VSS_XTS15_0 */
1912         [21106] = { 0x00FF, 0x00FF, 0x0000 }, /* R21106 - VSS_XTS16_1 */
1913         [21107] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21107 - VSS_XTS16_0 */
1914         [21108] = { 0x00FF, 0x00FF, 0x0000 }, /* R21108 - VSS_XTS17_1 */
1915         [21109] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21109 - VSS_XTS17_0 */
1916         [21110] = { 0x00FF, 0x00FF, 0x0000 }, /* R21110 - VSS_XTS18_1 */
1917         [21111] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21111 - VSS_XTS18_0 */
1918         [21112] = { 0x00FF, 0x00FF, 0x0000 }, /* R21112 - VSS_XTS19_1 */
1919         [21113] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21113 - VSS_XTS19_0 */
1920         [21114] = { 0x00FF, 0x00FF, 0x0000 }, /* R21114 - VSS_XTS20_1 */
1921         [21115] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21115 - VSS_XTS20_0 */
1922         [21116] = { 0x00FF, 0x00FF, 0x0000 }, /* R21116 - VSS_XTS21_1 */
1923         [21117] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21117 - VSS_XTS21_0 */
1924         [21118] = { 0x00FF, 0x00FF, 0x0000 }, /* R21118 - VSS_XTS22_1 */
1925         [21119] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21119 - VSS_XTS22_0 */
1926         [21120] = { 0x00FF, 0x00FF, 0x0000 }, /* R21120 - VSS_XTS23_1 */
1927         [21121] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21121 - VSS_XTS23_0 */
1928         [21122] = { 0x00FF, 0x00FF, 0x0000 }, /* R21122 - VSS_XTS24_1 */
1929         [21123] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21123 - VSS_XTS24_0 */
1930         [21124] = { 0x00FF, 0x00FF, 0x0000 }, /* R21124 - VSS_XTS25_1 */
1931         [21125] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21125 - VSS_XTS25_0 */
1932         [21126] = { 0x00FF, 0x00FF, 0x0000 }, /* R21126 - VSS_XTS26_1 */
1933         [21127] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21127 - VSS_XTS26_0 */
1934         [21128] = { 0x00FF, 0x00FF, 0x0000 }, /* R21128 - VSS_XTS27_1 */
1935         [21129] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21129 - VSS_XTS27_0 */
1936         [21130] = { 0x00FF, 0x00FF, 0x0000 }, /* R21130 - VSS_XTS28_1 */
1937         [21131] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21131 - VSS_XTS28_0 */
1938         [21132] = { 0x00FF, 0x00FF, 0x0000 }, /* R21132 - VSS_XTS29_1 */
1939         [21133] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21133 - VSS_XTS29_0 */
1940         [21134] = { 0x00FF, 0x00FF, 0x0000 }, /* R21134 - VSS_XTS30_1 */
1941         [21135] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21135 - VSS_XTS30_0 */
1942         [21136] = { 0x00FF, 0x00FF, 0x0000 }, /* R21136 - VSS_XTS31_1 */
1943         [21137] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21137 - VSS_XTS31_0 */
1944         [21138] = { 0x00FF, 0x00FF, 0x0000 }, /* R21138 - VSS_XTS32_1 */
1945         [21139] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21139 - VSS_XTS32_0 */
1946 };
1947
1948 static bool wm8962_volatile_register(struct device *dev, unsigned int reg)
1949 {
1950         if (wm8962_reg_access[reg].vol)
1951                 return 1;
1952         else
1953                 return 0;
1954 }
1955
1956 static bool wm8962_readable_register(struct device *dev, unsigned int reg)
1957 {
1958         if (wm8962_reg_access[reg].read)
1959                 return 1;
1960         else
1961                 return 0;
1962 }
1963
1964 static int wm8962_reset(struct wm8962_priv *wm8962)
1965 {
1966         int ret;
1967
1968         ret = regmap_write(wm8962->regmap, WM8962_SOFTWARE_RESET, 0x6243);
1969         if (ret != 0)
1970                 return ret;
1971
1972         return regmap_write(wm8962->regmap, WM8962_PLL_SOFTWARE_RESET, 0);
1973 }
1974
1975 static const DECLARE_TLV_DB_SCALE(inpga_tlv, -2325, 75, 0);
1976 static const DECLARE_TLV_DB_SCALE(mixin_tlv, -1500, 300, 0);
1977 static const unsigned int mixinpga_tlv[] = {
1978         TLV_DB_RANGE_HEAD(5),
1979         0, 1, TLV_DB_SCALE_ITEM(0, 600, 0),
1980         2, 2, TLV_DB_SCALE_ITEM(1300, 1300, 0),
1981         3, 4, TLV_DB_SCALE_ITEM(1800, 200, 0),
1982         5, 5, TLV_DB_SCALE_ITEM(2400, 0, 0),
1983         6, 7, TLV_DB_SCALE_ITEM(2700, 300, 0),
1984 };
1985 static const DECLARE_TLV_DB_SCALE(beep_tlv, -9600, 600, 1);
1986 static const DECLARE_TLV_DB_SCALE(digital_tlv, -7200, 75, 1);
1987 static const DECLARE_TLV_DB_SCALE(st_tlv, -3600, 300, 0);
1988 static const DECLARE_TLV_DB_SCALE(inmix_tlv, -600, 600, 0);
1989 static const DECLARE_TLV_DB_SCALE(bypass_tlv, -1500, 300, 0);
1990 static const DECLARE_TLV_DB_SCALE(out_tlv, -12100, 100, 1);
1991 static const DECLARE_TLV_DB_SCALE(hp_tlv, -700, 100, 0);
1992 static const unsigned int classd_tlv[] = {
1993         TLV_DB_RANGE_HEAD(2),
1994         0, 6, TLV_DB_SCALE_ITEM(0, 150, 0),
1995         7, 7, TLV_DB_SCALE_ITEM(1200, 0, 0),
1996 };
1997 static const DECLARE_TLV_DB_SCALE(eq_tlv, -1200, 100, 0);
1998
1999 static int wm8962_dsp2_write_config(struct snd_soc_codec *codec)
2000 {
2001         return 0;
2002 }
2003
2004 static int wm8962_dsp2_set_enable(struct snd_soc_codec *codec, u16 val)
2005 {
2006         u16 adcl = snd_soc_read(codec, WM8962_LEFT_ADC_VOLUME);
2007         u16 adcr = snd_soc_read(codec, WM8962_RIGHT_ADC_VOLUME);
2008         u16 dac = snd_soc_read(codec, WM8962_ADC_DAC_CONTROL_1);
2009
2010         /* Mute the ADCs and DACs */
2011         snd_soc_write(codec, WM8962_LEFT_ADC_VOLUME, 0);
2012         snd_soc_write(codec, WM8962_RIGHT_ADC_VOLUME, WM8962_ADC_VU);
2013         snd_soc_update_bits(codec, WM8962_ADC_DAC_CONTROL_1,
2014                             WM8962_DAC_MUTE, WM8962_DAC_MUTE);
2015
2016         snd_soc_write(codec, WM8962_SOUNDSTAGE_ENABLES_0, val);
2017
2018         /* Restore the ADCs and DACs */
2019         snd_soc_write(codec, WM8962_LEFT_ADC_VOLUME, adcl);
2020         snd_soc_write(codec, WM8962_RIGHT_ADC_VOLUME, adcr);
2021         snd_soc_update_bits(codec, WM8962_ADC_DAC_CONTROL_1,
2022                             WM8962_DAC_MUTE, dac);
2023
2024         return 0;
2025 }
2026
2027 static int wm8962_dsp2_start(struct snd_soc_codec *codec)
2028 {
2029         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2030
2031         wm8962_dsp2_write_config(codec);
2032
2033         snd_soc_write(codec, WM8962_DSP2_EXECCONTROL, WM8962_DSP2_RUNR);
2034
2035         wm8962_dsp2_set_enable(codec, wm8962->dsp2_ena);
2036
2037         return 0;
2038 }
2039
2040 static int wm8962_dsp2_stop(struct snd_soc_codec *codec)
2041 {
2042         wm8962_dsp2_set_enable(codec, 0);
2043
2044         snd_soc_write(codec, WM8962_DSP2_EXECCONTROL, WM8962_DSP2_STOP);
2045
2046         return 0;
2047 }
2048
2049 #define WM8962_DSP2_ENABLE(xname, xshift) \
2050 {       .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
2051         .info = wm8962_dsp2_ena_info, \
2052         .get = wm8962_dsp2_ena_get, .put = wm8962_dsp2_ena_put, \
2053         .private_value = xshift }
2054
2055 static int wm8962_dsp2_ena_info(struct snd_kcontrol *kcontrol,
2056                                 struct snd_ctl_elem_info *uinfo)
2057 {
2058         uinfo->type = SNDRV_CTL_ELEM_TYPE_BOOLEAN;
2059
2060         uinfo->count = 1;
2061         uinfo->value.integer.min = 0;
2062         uinfo->value.integer.max = 1;
2063
2064         return 0;
2065 }
2066
2067 static int wm8962_dsp2_ena_get(struct snd_kcontrol *kcontrol,
2068                                struct snd_ctl_elem_value *ucontrol)
2069 {
2070         int shift = kcontrol->private_value;
2071         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2072         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2073
2074         ucontrol->value.integer.value[0] = !!(wm8962->dsp2_ena & 1 << shift);
2075
2076         return 0;
2077 }
2078
2079 static int wm8962_dsp2_ena_put(struct snd_kcontrol *kcontrol,
2080                                struct snd_ctl_elem_value *ucontrol)
2081 {
2082         int shift = kcontrol->private_value;
2083         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2084         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2085         int old = wm8962->dsp2_ena;
2086         int ret = 0;
2087         int dsp2_running = snd_soc_read(codec, WM8962_DSP2_POWER_MANAGEMENT) &
2088                 WM8962_DSP2_ENA;
2089
2090         mutex_lock(&codec->mutex);
2091
2092         if (ucontrol->value.integer.value[0])
2093                 wm8962->dsp2_ena |= 1 << shift;
2094         else
2095                 wm8962->dsp2_ena &= ~(1 << shift);
2096
2097         if (wm8962->dsp2_ena == old)
2098                 goto out;
2099
2100         ret = 1;
2101
2102         if (dsp2_running) {
2103                 if (wm8962->dsp2_ena)
2104                         wm8962_dsp2_set_enable(codec, wm8962->dsp2_ena);
2105                 else
2106                         wm8962_dsp2_stop(codec);
2107         }
2108
2109 out:
2110         mutex_unlock(&codec->mutex);
2111
2112         return ret;
2113 }
2114
2115 /* The VU bits for the headphones are in a different register to the mute
2116  * bits and only take effect on the PGA if it is actually powered.
2117  */
2118 static int wm8962_put_hp_sw(struct snd_kcontrol *kcontrol,
2119                             struct snd_ctl_elem_value *ucontrol)
2120 {
2121         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2122         u16 *reg_cache = codec->reg_cache;
2123         int ret;
2124
2125         /* Apply the update (if any) */
2126         ret = snd_soc_put_volsw(kcontrol, ucontrol);
2127         if (ret == 0)
2128                 return 0;
2129
2130         /* If the left PGA is enabled hit that VU bit... */
2131         if (snd_soc_read(codec, WM8962_PWR_MGMT_2) & WM8962_HPOUTL_PGA_ENA)
2132                 return snd_soc_write(codec, WM8962_HPOUTL_VOLUME,
2133                                      reg_cache[WM8962_HPOUTL_VOLUME]);
2134
2135         /* ...otherwise the right.  The VU is stereo. */
2136         if (snd_soc_read(codec, WM8962_PWR_MGMT_2) & WM8962_HPOUTR_PGA_ENA)
2137                 return snd_soc_write(codec, WM8962_HPOUTR_VOLUME,
2138                                      reg_cache[WM8962_HPOUTR_VOLUME]);
2139
2140         return 0;
2141 }
2142
2143 /* The VU bits for the speakers are in a different register to the mute
2144  * bits and only take effect on the PGA if it is actually powered.
2145  */
2146 static int wm8962_put_spk_sw(struct snd_kcontrol *kcontrol,
2147                             struct snd_ctl_elem_value *ucontrol)
2148 {
2149         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2150         int ret;
2151
2152         /* Apply the update (if any) */
2153         ret = snd_soc_put_volsw(kcontrol, ucontrol);
2154         if (ret == 0)
2155                 return 0;
2156
2157         /* If the left PGA is enabled hit that VU bit... */
2158         ret = snd_soc_read(codec, WM8962_PWR_MGMT_2);
2159         if (ret & WM8962_SPKOUTL_PGA_ENA) {
2160                 snd_soc_write(codec, WM8962_SPKOUTL_VOLUME,
2161                               snd_soc_read(codec, WM8962_SPKOUTL_VOLUME));
2162                 return 1;
2163         }
2164
2165         /* ...otherwise the right.  The VU is stereo. */
2166         if (ret & WM8962_SPKOUTR_PGA_ENA)
2167                 snd_soc_write(codec, WM8962_SPKOUTR_VOLUME,
2168                               snd_soc_read(codec, WM8962_SPKOUTR_VOLUME));
2169
2170         return 1;
2171 }
2172
2173 static const char *cap_hpf_mode_text[] = {
2174         "Hi-fi", "Application"
2175 };
2176
2177 static const struct soc_enum cap_hpf_mode =
2178         SOC_ENUM_SINGLE(WM8962_ADC_DAC_CONTROL_2, 10, 2, cap_hpf_mode_text);
2179
2180
2181 static const char *cap_lhpf_mode_text[] = {
2182         "LPF", "HPF"
2183 };
2184
2185 static const struct soc_enum cap_lhpf_mode =
2186         SOC_ENUM_SINGLE(WM8962_LHPF1, 1, 2, cap_lhpf_mode_text);
2187
2188 static const struct snd_kcontrol_new wm8962_snd_controls[] = {
2189 SOC_DOUBLE("Input Mixer Switch", WM8962_INPUT_MIXER_CONTROL_1, 3, 2, 1, 1),
2190
2191 SOC_SINGLE_TLV("MIXINL IN2L Volume", WM8962_LEFT_INPUT_MIXER_VOLUME, 6, 7, 0,
2192                mixin_tlv),
2193 SOC_SINGLE_TLV("MIXINL PGA Volume", WM8962_LEFT_INPUT_MIXER_VOLUME, 3, 7, 0,
2194                mixinpga_tlv),
2195 SOC_SINGLE_TLV("MIXINL IN3L Volume", WM8962_LEFT_INPUT_MIXER_VOLUME, 0, 7, 0,
2196                mixin_tlv),
2197
2198 SOC_SINGLE_TLV("MIXINR IN2R Volume", WM8962_RIGHT_INPUT_MIXER_VOLUME, 6, 7, 0,
2199                mixin_tlv),
2200 SOC_SINGLE_TLV("MIXINR PGA Volume", WM8962_RIGHT_INPUT_MIXER_VOLUME, 3, 7, 0,
2201                mixinpga_tlv),
2202 SOC_SINGLE_TLV("MIXINR IN3R Volume", WM8962_RIGHT_INPUT_MIXER_VOLUME, 0, 7, 0,
2203                mixin_tlv),
2204
2205 SOC_DOUBLE_R_TLV("Digital Capture Volume", WM8962_LEFT_ADC_VOLUME,
2206                  WM8962_RIGHT_ADC_VOLUME, 1, 127, 0, digital_tlv),
2207 SOC_DOUBLE_R_TLV("Capture Volume", WM8962_LEFT_INPUT_VOLUME,
2208                  WM8962_RIGHT_INPUT_VOLUME, 0, 63, 0, inpga_tlv),
2209 SOC_DOUBLE_R("Capture Switch", WM8962_LEFT_INPUT_VOLUME,
2210              WM8962_RIGHT_INPUT_VOLUME, 7, 1, 1),
2211 SOC_DOUBLE_R("Capture ZC Switch", WM8962_LEFT_INPUT_VOLUME,
2212              WM8962_RIGHT_INPUT_VOLUME, 6, 1, 1),
2213 SOC_SINGLE("Capture HPF Switch", WM8962_ADC_DAC_CONTROL_1, 0, 1, 1),
2214 SOC_ENUM("Capture HPF Mode", cap_hpf_mode),
2215 SOC_SINGLE("Capture HPF Cutoff", WM8962_ADC_DAC_CONTROL_2, 7, 7, 0),
2216 SOC_SINGLE("Capture LHPF Switch", WM8962_LHPF1, 0, 1, 0),
2217 SOC_ENUM("Capture LHPF Mode", cap_lhpf_mode),
2218
2219 SOC_DOUBLE_R_TLV("Sidetone Volume", WM8962_DAC_DSP_MIXING_1,
2220                  WM8962_DAC_DSP_MIXING_2, 4, 12, 0, st_tlv),
2221
2222 SOC_DOUBLE_R_TLV("Digital Playback Volume", WM8962_LEFT_DAC_VOLUME,
2223                  WM8962_RIGHT_DAC_VOLUME, 1, 127, 0, digital_tlv),
2224 SOC_SINGLE("DAC High Performance Switch", WM8962_ADC_DAC_CONTROL_2, 0, 1, 0),
2225
2226 SOC_SINGLE("ADC High Performance Switch", WM8962_ADDITIONAL_CONTROL_1,
2227            5, 1, 0),
2228
2229 SOC_SINGLE_TLV("Beep Volume", WM8962_BEEP_GENERATOR_1, 4, 15, 0, beep_tlv),
2230
2231 SOC_DOUBLE_R_TLV("Headphone Volume", WM8962_HPOUTL_VOLUME,
2232                  WM8962_HPOUTR_VOLUME, 0, 127, 0, out_tlv),
2233 SOC_DOUBLE_EXT("Headphone Switch", WM8962_PWR_MGMT_2, 1, 0, 1, 1,
2234                snd_soc_get_volsw, wm8962_put_hp_sw),
2235 SOC_DOUBLE_R("Headphone ZC Switch", WM8962_HPOUTL_VOLUME, WM8962_HPOUTR_VOLUME,
2236              7, 1, 0),
2237 SOC_DOUBLE_TLV("Headphone Aux Volume", WM8962_ANALOGUE_HP_2, 3, 6, 7, 0,
2238                hp_tlv),
2239
2240 SOC_DOUBLE_R("Headphone Mixer Switch", WM8962_HEADPHONE_MIXER_3,
2241              WM8962_HEADPHONE_MIXER_4, 8, 1, 1),
2242
2243 SOC_SINGLE_TLV("HPMIXL IN4L Volume", WM8962_HEADPHONE_MIXER_3,
2244                3, 7, 0, bypass_tlv),
2245 SOC_SINGLE_TLV("HPMIXL IN4R Volume", WM8962_HEADPHONE_MIXER_3,
2246                0, 7, 0, bypass_tlv),
2247 SOC_SINGLE_TLV("HPMIXL MIXINL Volume", WM8962_HEADPHONE_MIXER_3,
2248                7, 1, 1, inmix_tlv),
2249 SOC_SINGLE_TLV("HPMIXL MIXINR Volume", WM8962_HEADPHONE_MIXER_3,
2250                6, 1, 1, inmix_tlv),
2251
2252 SOC_SINGLE_TLV("HPMIXR IN4L Volume", WM8962_HEADPHONE_MIXER_4,
2253                3, 7, 0, bypass_tlv),
2254 SOC_SINGLE_TLV("HPMIXR IN4R Volume", WM8962_HEADPHONE_MIXER_4,
2255                0, 7, 0, bypass_tlv),
2256 SOC_SINGLE_TLV("HPMIXR MIXINL Volume", WM8962_HEADPHONE_MIXER_4,
2257                7, 1, 1, inmix_tlv),
2258 SOC_SINGLE_TLV("HPMIXR MIXINR Volume", WM8962_HEADPHONE_MIXER_4,
2259                6, 1, 1, inmix_tlv),
2260
2261 SOC_SINGLE_TLV("Speaker Boost Volume", WM8962_CLASS_D_CONTROL_2, 0, 7, 0,
2262                classd_tlv),
2263
2264 SOC_SINGLE("EQ Switch", WM8962_EQ1, WM8962_EQ_ENA_SHIFT, 1, 0),
2265 SOC_DOUBLE_R_TLV("EQ1 Volume", WM8962_EQ2, WM8962_EQ22,
2266                  WM8962_EQL_B1_GAIN_SHIFT, 31, 0, eq_tlv),
2267 SOC_DOUBLE_R_TLV("EQ2 Volume", WM8962_EQ2, WM8962_EQ22,
2268                  WM8962_EQL_B2_GAIN_SHIFT, 31, 0, eq_tlv),
2269 SOC_DOUBLE_R_TLV("EQ3 Volume", WM8962_EQ2, WM8962_EQ22,
2270                  WM8962_EQL_B3_GAIN_SHIFT, 31, 0, eq_tlv),
2271 SOC_DOUBLE_R_TLV("EQ4 Volume", WM8962_EQ3, WM8962_EQ23,
2272                  WM8962_EQL_B4_GAIN_SHIFT, 31, 0, eq_tlv),
2273 SOC_DOUBLE_R_TLV("EQ5 Volume", WM8962_EQ3, WM8962_EQ23,
2274                  WM8962_EQL_B5_GAIN_SHIFT, 31, 0, eq_tlv),
2275
2276 WM8962_DSP2_ENABLE("VSS Switch", WM8962_VSS_ENA_SHIFT),
2277 WM8962_DSP2_ENABLE("HPF1 Switch", WM8962_HPF1_ENA_SHIFT),
2278 WM8962_DSP2_ENABLE("HPF2 Switch", WM8962_HPF2_ENA_SHIFT),
2279 WM8962_DSP2_ENABLE("HD Bass Switch", WM8962_HDBASS_ENA_SHIFT),
2280 };
2281
2282 static const struct snd_kcontrol_new wm8962_spk_mono_controls[] = {
2283 SOC_SINGLE_TLV("Speaker Volume", WM8962_SPKOUTL_VOLUME, 0, 127, 0, out_tlv),
2284 SOC_SINGLE_EXT("Speaker Switch", WM8962_CLASS_D_CONTROL_1, 1, 1, 1,
2285                snd_soc_get_volsw, wm8962_put_spk_sw),
2286 SOC_SINGLE("Speaker ZC Switch", WM8962_SPKOUTL_VOLUME, 7, 1, 0),
2287
2288 SOC_SINGLE("Speaker Mixer Switch", WM8962_SPEAKER_MIXER_3, 8, 1, 1),
2289 SOC_SINGLE_TLV("Speaker Mixer IN4L Volume", WM8962_SPEAKER_MIXER_3,
2290                3, 7, 0, bypass_tlv),
2291 SOC_SINGLE_TLV("Speaker Mixer IN4R Volume", WM8962_SPEAKER_MIXER_3,
2292                0, 7, 0, bypass_tlv),
2293 SOC_SINGLE_TLV("Speaker Mixer MIXINL Volume", WM8962_SPEAKER_MIXER_3,
2294                7, 1, 1, inmix_tlv),
2295 SOC_SINGLE_TLV("Speaker Mixer MIXINR Volume", WM8962_SPEAKER_MIXER_3,
2296                6, 1, 1, inmix_tlv),
2297 SOC_SINGLE_TLV("Speaker Mixer DACL Volume", WM8962_SPEAKER_MIXER_5,
2298                7, 1, 0, inmix_tlv),
2299 SOC_SINGLE_TLV("Speaker Mixer DACR Volume", WM8962_SPEAKER_MIXER_5,
2300                6, 1, 0, inmix_tlv),
2301 };
2302
2303 static const struct snd_kcontrol_new wm8962_spk_stereo_controls[] = {
2304 SOC_DOUBLE_R_TLV("Speaker Volume", WM8962_SPKOUTL_VOLUME,
2305                  WM8962_SPKOUTR_VOLUME, 0, 127, 0, out_tlv),
2306 SOC_DOUBLE_EXT("Speaker Switch", WM8962_CLASS_D_CONTROL_1, 1, 0, 1, 1,
2307                snd_soc_get_volsw, wm8962_put_spk_sw),
2308 SOC_DOUBLE_R("Speaker ZC Switch", WM8962_SPKOUTL_VOLUME, WM8962_SPKOUTR_VOLUME,
2309              7, 1, 0),
2310
2311 SOC_DOUBLE_R("Speaker Mixer Switch", WM8962_SPEAKER_MIXER_3,
2312              WM8962_SPEAKER_MIXER_4, 8, 1, 1),
2313
2314 SOC_SINGLE_TLV("SPKOUTL Mixer IN4L Volume", WM8962_SPEAKER_MIXER_3,
2315                3, 7, 0, bypass_tlv),
2316 SOC_SINGLE_TLV("SPKOUTL Mixer IN4R Volume", WM8962_SPEAKER_MIXER_3,
2317                0, 7, 0, bypass_tlv),
2318 SOC_SINGLE_TLV("SPKOUTL Mixer MIXINL Volume", WM8962_SPEAKER_MIXER_3,
2319                7, 1, 1, inmix_tlv),
2320 SOC_SINGLE_TLV("SPKOUTL Mixer MIXINR Volume", WM8962_SPEAKER_MIXER_3,
2321                6, 1, 1, inmix_tlv),
2322 SOC_SINGLE_TLV("SPKOUTL Mixer DACL Volume", WM8962_SPEAKER_MIXER_5,
2323                7, 1, 0, inmix_tlv),
2324 SOC_SINGLE_TLV("SPKOUTL Mixer DACR Volume", WM8962_SPEAKER_MIXER_5,
2325                6, 1, 0, inmix_tlv),
2326
2327 SOC_SINGLE_TLV("SPKOUTR Mixer IN4L Volume", WM8962_SPEAKER_MIXER_4,
2328                3, 7, 0, bypass_tlv),
2329 SOC_SINGLE_TLV("SPKOUTR Mixer IN4R Volume", WM8962_SPEAKER_MIXER_4,
2330                0, 7, 0, bypass_tlv),
2331 SOC_SINGLE_TLV("SPKOUTR Mixer MIXINL Volume", WM8962_SPEAKER_MIXER_4,
2332                7, 1, 1, inmix_tlv),
2333 SOC_SINGLE_TLV("SPKOUTR Mixer MIXINR Volume", WM8962_SPEAKER_MIXER_4,
2334                6, 1, 1, inmix_tlv),
2335 SOC_SINGLE_TLV("SPKOUTR Mixer DACL Volume", WM8962_SPEAKER_MIXER_5,
2336                5, 1, 0, inmix_tlv),
2337 SOC_SINGLE_TLV("SPKOUTR Mixer DACR Volume", WM8962_SPEAKER_MIXER_5,
2338                4, 1, 0, inmix_tlv),
2339 };
2340
2341 static int sysclk_event(struct snd_soc_dapm_widget *w,
2342                         struct snd_kcontrol *kcontrol, int event)
2343 {
2344         struct snd_soc_codec *codec = w->codec;
2345         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2346         unsigned long timeout;
2347         int src;
2348         int fll;
2349
2350         /* Ignore attempts to run the event during startup */
2351         if (codec->dapm.bias_level == SND_SOC_BIAS_OFF)
2352                 return 0;
2353
2354         src = snd_soc_read(codec, WM8962_CLOCKING2) & WM8962_SYSCLK_SRC_MASK;
2355
2356         switch (src) {
2357         case 0:      /* MCLK */
2358                 fll = 0;
2359                 break;
2360         case 0x200:  /* FLL */
2361                 fll = 1;
2362                 break;
2363         default:
2364                 dev_err(codec->dev, "Unknown SYSCLK source %x\n", src);
2365                 return -EINVAL;
2366         }
2367
2368         switch (event) {
2369         case SND_SOC_DAPM_PRE_PMU:
2370                 if (fll) {
2371                         try_wait_for_completion(&wm8962->fll_lock);
2372
2373                         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
2374                                             WM8962_FLL_ENA, WM8962_FLL_ENA);
2375
2376                         timeout = msecs_to_jiffies(5);
2377                         timeout = wait_for_completion_timeout(&wm8962->fll_lock,
2378                                                               timeout);
2379
2380                         if (wm8962->irq && timeout == 0)
2381                                 dev_err(codec->dev,
2382                                         "Timed out starting FLL\n");
2383                 }
2384                 break;
2385
2386         case SND_SOC_DAPM_POST_PMD:
2387                 if (fll)
2388                         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
2389                                             WM8962_FLL_ENA, 0);
2390                 break;
2391
2392         default:
2393                 BUG();
2394                 return -EINVAL;
2395         }
2396
2397         return 0;
2398 }
2399
2400 static int cp_event(struct snd_soc_dapm_widget *w,
2401                     struct snd_kcontrol *kcontrol, int event)
2402 {
2403         switch (event) {
2404         case SND_SOC_DAPM_POST_PMU:
2405                 msleep(5);
2406                 break;
2407
2408         default:
2409                 BUG();
2410                 return -EINVAL;
2411         }
2412
2413         return 0;
2414 }
2415
2416 static int hp_event(struct snd_soc_dapm_widget *w,
2417                     struct snd_kcontrol *kcontrol, int event)
2418 {
2419         struct snd_soc_codec *codec = w->codec;
2420         int timeout;
2421         int reg;
2422         int expected = (WM8962_DCS_STARTUP_DONE_HP1L |
2423                         WM8962_DCS_STARTUP_DONE_HP1R);
2424
2425         switch (event) {
2426         case SND_SOC_DAPM_POST_PMU:
2427                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2428                                     WM8962_HP1L_ENA | WM8962_HP1R_ENA,
2429                                     WM8962_HP1L_ENA | WM8962_HP1R_ENA);
2430                 udelay(20);
2431
2432                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2433                                     WM8962_HP1L_ENA_DLY | WM8962_HP1R_ENA_DLY,
2434                                     WM8962_HP1L_ENA_DLY | WM8962_HP1R_ENA_DLY);
2435
2436                 /* Start the DC servo */
2437                 snd_soc_update_bits(codec, WM8962_DC_SERVO_1,
2438                                     WM8962_HP1L_DCS_ENA | WM8962_HP1R_DCS_ENA |
2439                                     WM8962_HP1L_DCS_STARTUP |
2440                                     WM8962_HP1R_DCS_STARTUP,
2441                                     WM8962_HP1L_DCS_ENA | WM8962_HP1R_DCS_ENA |
2442                                     WM8962_HP1L_DCS_STARTUP |
2443                                     WM8962_HP1R_DCS_STARTUP);
2444
2445                 /* Wait for it to complete, should be well under 100ms */
2446                 timeout = 0;
2447                 do {
2448                         msleep(1);
2449                         reg = snd_soc_read(codec, WM8962_DC_SERVO_6);
2450                         if (reg < 0) {
2451                                 dev_err(codec->dev,
2452                                         "Failed to read DCS status: %d\n",
2453                                         reg);
2454                                 continue;
2455                         }
2456                         dev_dbg(codec->dev, "DCS status: %x\n", reg);
2457                 } while (++timeout < 200 && (reg & expected) != expected);
2458
2459                 if ((reg & expected) != expected)
2460                         dev_err(codec->dev, "DC servo timed out\n");
2461                 else
2462                         dev_dbg(codec->dev, "DC servo complete after %dms\n",
2463                                 timeout);
2464
2465                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2466                                     WM8962_HP1L_ENA_OUTP |
2467                                     WM8962_HP1R_ENA_OUTP,
2468                                     WM8962_HP1L_ENA_OUTP |
2469                                     WM8962_HP1R_ENA_OUTP);
2470                 udelay(20);
2471
2472                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2473                                     WM8962_HP1L_RMV_SHORT |
2474                                     WM8962_HP1R_RMV_SHORT,
2475                                     WM8962_HP1L_RMV_SHORT |
2476                                     WM8962_HP1R_RMV_SHORT);
2477                 break;
2478
2479         case SND_SOC_DAPM_PRE_PMD:
2480                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2481                                     WM8962_HP1L_RMV_SHORT |
2482                                     WM8962_HP1R_RMV_SHORT, 0);
2483
2484                 udelay(20);
2485
2486                 snd_soc_update_bits(codec, WM8962_DC_SERVO_1,
2487                                     WM8962_HP1L_DCS_ENA | WM8962_HP1R_DCS_ENA |
2488                                     WM8962_HP1L_DCS_STARTUP |
2489                                     WM8962_HP1R_DCS_STARTUP,
2490                                     0);
2491
2492                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2493                                     WM8962_HP1L_ENA | WM8962_HP1R_ENA |
2494                                     WM8962_HP1L_ENA_DLY | WM8962_HP1R_ENA_DLY |
2495                                     WM8962_HP1L_ENA_OUTP |
2496                                     WM8962_HP1R_ENA_OUTP, 0);
2497                                     
2498                 break;
2499
2500         default:
2501                 BUG();
2502                 return -EINVAL;
2503         
2504         }
2505
2506         return 0;
2507 }
2508
2509 /* VU bits for the output PGAs only take effect while the PGA is powered */
2510 static int out_pga_event(struct snd_soc_dapm_widget *w,
2511                          struct snd_kcontrol *kcontrol, int event)
2512 {
2513         struct snd_soc_codec *codec = w->codec;
2514         int reg;
2515
2516         switch (w->shift) {
2517         case WM8962_HPOUTR_PGA_ENA_SHIFT:
2518                 reg = WM8962_HPOUTR_VOLUME;
2519                 break;
2520         case WM8962_HPOUTL_PGA_ENA_SHIFT:
2521                 reg = WM8962_HPOUTL_VOLUME;
2522                 break;
2523         case WM8962_SPKOUTR_PGA_ENA_SHIFT:
2524                 reg = WM8962_SPKOUTR_VOLUME;
2525                 break;
2526         case WM8962_SPKOUTL_PGA_ENA_SHIFT:
2527                 reg = WM8962_SPKOUTL_VOLUME;
2528                 break;
2529         default:
2530                 BUG();
2531                 return -EINVAL;
2532         }
2533
2534         switch (event) {
2535         case SND_SOC_DAPM_POST_PMU:
2536                 return snd_soc_write(codec, reg, snd_soc_read(codec, reg));
2537         default:
2538                 BUG();
2539                 return -EINVAL;
2540         }
2541 }
2542
2543 static int dsp2_event(struct snd_soc_dapm_widget *w,
2544                       struct snd_kcontrol *kcontrol, int event)
2545 {
2546         struct snd_soc_codec *codec = w->codec;
2547         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2548
2549         switch (event) {
2550         case SND_SOC_DAPM_POST_PMU:
2551                 if (wm8962->dsp2_ena)
2552                         wm8962_dsp2_start(codec);
2553                 break;
2554
2555         case SND_SOC_DAPM_PRE_PMD:
2556                 if (wm8962->dsp2_ena)
2557                         wm8962_dsp2_stop(codec);
2558                 break;
2559
2560         default:
2561                 BUG();
2562                 return -EINVAL;
2563         }
2564
2565         return 0;
2566 }
2567
2568 static const char *st_text[] = { "None", "Right", "Left" };
2569
2570 static const struct soc_enum str_enum =
2571         SOC_ENUM_SINGLE(WM8962_DAC_DSP_MIXING_1, 2, 3, st_text);
2572
2573 static const struct snd_kcontrol_new str_mux =
2574         SOC_DAPM_ENUM("Right Sidetone", str_enum);
2575
2576 static const struct soc_enum stl_enum =
2577         SOC_ENUM_SINGLE(WM8962_DAC_DSP_MIXING_2, 2, 3, st_text);
2578
2579 static const struct snd_kcontrol_new stl_mux =
2580         SOC_DAPM_ENUM("Left Sidetone", stl_enum);
2581
2582 static const char *outmux_text[] = { "DAC", "Mixer" };
2583
2584 static const struct soc_enum spkoutr_enum =
2585         SOC_ENUM_SINGLE(WM8962_SPEAKER_MIXER_2, 7, 2, outmux_text);
2586
2587 static const struct snd_kcontrol_new spkoutr_mux =
2588         SOC_DAPM_ENUM("SPKOUTR Mux", spkoutr_enum);
2589
2590 static const struct soc_enum spkoutl_enum =
2591         SOC_ENUM_SINGLE(WM8962_SPEAKER_MIXER_1, 7, 2, outmux_text);
2592
2593 static const struct snd_kcontrol_new spkoutl_mux =
2594         SOC_DAPM_ENUM("SPKOUTL Mux", spkoutl_enum);
2595
2596 static const struct soc_enum hpoutr_enum =
2597         SOC_ENUM_SINGLE(WM8962_HEADPHONE_MIXER_2, 7, 2, outmux_text);
2598
2599 static const struct snd_kcontrol_new hpoutr_mux =
2600         SOC_DAPM_ENUM("HPOUTR Mux", hpoutr_enum);
2601
2602 static const struct soc_enum hpoutl_enum =
2603         SOC_ENUM_SINGLE(WM8962_HEADPHONE_MIXER_1, 7, 2, outmux_text);
2604
2605 static const struct snd_kcontrol_new hpoutl_mux =
2606         SOC_DAPM_ENUM("HPOUTL Mux", hpoutl_enum);
2607
2608 static const struct snd_kcontrol_new inpgal[] = {
2609 SOC_DAPM_SINGLE("IN1L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 3, 1, 0),
2610 SOC_DAPM_SINGLE("IN2L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 2, 1, 0),
2611 SOC_DAPM_SINGLE("IN3L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 1, 1, 0),
2612 SOC_DAPM_SINGLE("IN4L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 0, 1, 0),
2613 };
2614
2615 static const struct snd_kcontrol_new inpgar[] = {
2616 SOC_DAPM_SINGLE("IN1R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 3, 1, 0),
2617 SOC_DAPM_SINGLE("IN2R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 2, 1, 0),
2618 SOC_DAPM_SINGLE("IN3R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 1, 1, 0),
2619 SOC_DAPM_SINGLE("IN4R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 0, 1, 0),
2620 };
2621
2622 static const struct snd_kcontrol_new mixinl[] = {
2623 SOC_DAPM_SINGLE("IN2L Switch", WM8962_INPUT_MIXER_CONTROL_2, 5, 1, 0),
2624 SOC_DAPM_SINGLE("IN3L Switch", WM8962_INPUT_MIXER_CONTROL_2, 4, 1, 0),
2625 SOC_DAPM_SINGLE("PGA Switch", WM8962_INPUT_MIXER_CONTROL_2, 3, 1, 0),
2626 };
2627
2628 static const struct snd_kcontrol_new mixinr[] = {
2629 SOC_DAPM_SINGLE("IN2R Switch", WM8962_INPUT_MIXER_CONTROL_2, 2, 1, 0),
2630 SOC_DAPM_SINGLE("IN3R Switch", WM8962_INPUT_MIXER_CONTROL_2, 1, 1, 0),
2631 SOC_DAPM_SINGLE("PGA Switch", WM8962_INPUT_MIXER_CONTROL_2, 0, 1, 0),
2632 };
2633
2634 static const struct snd_kcontrol_new hpmixl[] = {
2635 SOC_DAPM_SINGLE("DACL Switch", WM8962_HEADPHONE_MIXER_1, 5, 1, 0),
2636 SOC_DAPM_SINGLE("DACR Switch", WM8962_HEADPHONE_MIXER_1, 4, 1, 0),
2637 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_HEADPHONE_MIXER_1, 3, 1, 0),
2638 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_HEADPHONE_MIXER_1, 2, 1, 0),
2639 SOC_DAPM_SINGLE("IN4L Switch", WM8962_HEADPHONE_MIXER_1, 1, 1, 0),
2640 SOC_DAPM_SINGLE("IN4R Switch", WM8962_HEADPHONE_MIXER_1, 0, 1, 0),
2641 };
2642
2643 static const struct snd_kcontrol_new hpmixr[] = {
2644 SOC_DAPM_SINGLE("DACL Switch", WM8962_HEADPHONE_MIXER_2, 5, 1, 0),
2645 SOC_DAPM_SINGLE("DACR Switch", WM8962_HEADPHONE_MIXER_2, 4, 1, 0),
2646 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_HEADPHONE_MIXER_2, 3, 1, 0),
2647 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_HEADPHONE_MIXER_2, 2, 1, 0),
2648 SOC_DAPM_SINGLE("IN4L Switch", WM8962_HEADPHONE_MIXER_2, 1, 1, 0),
2649 SOC_DAPM_SINGLE("IN4R Switch", WM8962_HEADPHONE_MIXER_2, 0, 1, 0),
2650 };
2651
2652 static const struct snd_kcontrol_new spkmixl[] = {
2653 SOC_DAPM_SINGLE("DACL Switch", WM8962_SPEAKER_MIXER_1, 5, 1, 0),
2654 SOC_DAPM_SINGLE("DACR Switch", WM8962_SPEAKER_MIXER_1, 4, 1, 0),
2655 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_SPEAKER_MIXER_1, 3, 1, 0),
2656 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_SPEAKER_MIXER_1, 2, 1, 0),
2657 SOC_DAPM_SINGLE("IN4L Switch", WM8962_SPEAKER_MIXER_1, 1, 1, 0),
2658 SOC_DAPM_SINGLE("IN4R Switch", WM8962_SPEAKER_MIXER_1, 0, 1, 0),
2659 };
2660
2661 static const struct snd_kcontrol_new spkmixr[] = {
2662 SOC_DAPM_SINGLE("DACL Switch", WM8962_SPEAKER_MIXER_2, 5, 1, 0),
2663 SOC_DAPM_SINGLE("DACR Switch", WM8962_SPEAKER_MIXER_2, 4, 1, 0),
2664 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_SPEAKER_MIXER_2, 3, 1, 0),
2665 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_SPEAKER_MIXER_2, 2, 1, 0),
2666 SOC_DAPM_SINGLE("IN4L Switch", WM8962_SPEAKER_MIXER_2, 1, 1, 0),
2667 SOC_DAPM_SINGLE("IN4R Switch", WM8962_SPEAKER_MIXER_2, 0, 1, 0),
2668 };
2669
2670 static const struct snd_soc_dapm_widget wm8962_dapm_widgets[] = {
2671 SND_SOC_DAPM_INPUT("IN1L"),
2672 SND_SOC_DAPM_INPUT("IN1R"),
2673 SND_SOC_DAPM_INPUT("IN2L"),
2674 SND_SOC_DAPM_INPUT("IN2R"),
2675 SND_SOC_DAPM_INPUT("IN3L"),
2676 SND_SOC_DAPM_INPUT("IN3R"),
2677 SND_SOC_DAPM_INPUT("IN4L"),
2678 SND_SOC_DAPM_INPUT("IN4R"),
2679 SND_SOC_DAPM_INPUT("Beep"),
2680 SND_SOC_DAPM_INPUT("DMICDAT"),
2681
2682 SND_SOC_DAPM_SUPPLY("MICBIAS", WM8962_PWR_MGMT_1, 1, 0, NULL, 0),
2683
2684 SND_SOC_DAPM_SUPPLY("Class G", WM8962_CHARGE_PUMP_B, 0, 1, NULL, 0),
2685 SND_SOC_DAPM_SUPPLY("SYSCLK", WM8962_CLOCKING2, 5, 0, sysclk_event,
2686                     SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),
2687 SND_SOC_DAPM_SUPPLY("Charge Pump", WM8962_CHARGE_PUMP_1, 0, 0, cp_event,
2688                     SND_SOC_DAPM_POST_PMU),
2689 SND_SOC_DAPM_SUPPLY("TOCLK", WM8962_ADDITIONAL_CONTROL_1, 0, 0, NULL, 0),
2690 SND_SOC_DAPM_SUPPLY_S("DSP2", 1, WM8962_DSP2_POWER_MANAGEMENT,
2691                       WM8962_DSP2_ENA_SHIFT, 0, dsp2_event,
2692                       SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
2693 SND_SOC_DAPM_SUPPLY("TEMP_HP", WM8962_ADDITIONAL_CONTROL_4, 2, 0, NULL, 0),
2694 SND_SOC_DAPM_SUPPLY("TEMP_SPK", WM8962_ADDITIONAL_CONTROL_4, 1, 0, NULL, 0),
2695
2696 SND_SOC_DAPM_MIXER("INPGAL", WM8962_LEFT_INPUT_PGA_CONTROL, 4, 0,
2697                    inpgal, ARRAY_SIZE(inpgal)),
2698 SND_SOC_DAPM_MIXER("INPGAR", WM8962_RIGHT_INPUT_PGA_CONTROL, 4, 0,
2699                    inpgar, ARRAY_SIZE(inpgar)),
2700 SND_SOC_DAPM_MIXER("MIXINL", WM8962_PWR_MGMT_1, 5, 0,
2701                    mixinl, ARRAY_SIZE(mixinl)),
2702 SND_SOC_DAPM_MIXER("MIXINR", WM8962_PWR_MGMT_1, 4, 0,
2703                    mixinr, ARRAY_SIZE(mixinr)),
2704
2705 SND_SOC_DAPM_AIF_IN("DMIC_ENA", NULL, 0, WM8962_PWR_MGMT_1, 10, 0),
2706
2707 SND_SOC_DAPM_ADC("ADCL", "Capture", WM8962_PWR_MGMT_1, 3, 0),
2708 SND_SOC_DAPM_ADC("ADCR", "Capture", WM8962_PWR_MGMT_1, 2, 0),
2709
2710 SND_SOC_DAPM_MUX("STL", SND_SOC_NOPM, 0, 0, &stl_mux),
2711 SND_SOC_DAPM_MUX("STR", SND_SOC_NOPM, 0, 0, &str_mux),
2712
2713 SND_SOC_DAPM_DAC("DACL", "Playback", WM8962_PWR_MGMT_2, 8, 0),
2714 SND_SOC_DAPM_DAC("DACR", "Playback", WM8962_PWR_MGMT_2, 7, 0),
2715
2716 SND_SOC_DAPM_PGA("Left Bypass", SND_SOC_NOPM, 0, 0, NULL, 0),
2717 SND_SOC_DAPM_PGA("Right Bypass", SND_SOC_NOPM, 0, 0, NULL, 0),
2718
2719 SND_SOC_DAPM_MIXER("HPMIXL", WM8962_MIXER_ENABLES, 3, 0,
2720                    hpmixl, ARRAY_SIZE(hpmixl)),
2721 SND_SOC_DAPM_MIXER("HPMIXR", WM8962_MIXER_ENABLES, 2, 0,
2722                    hpmixr, ARRAY_SIZE(hpmixr)),
2723
2724 SND_SOC_DAPM_MUX_E("HPOUTL PGA", WM8962_PWR_MGMT_2, 6, 0, &hpoutl_mux,
2725                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2726 SND_SOC_DAPM_MUX_E("HPOUTR PGA", WM8962_PWR_MGMT_2, 5, 0, &hpoutr_mux,
2727                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2728
2729 SND_SOC_DAPM_PGA_E("HPOUT", SND_SOC_NOPM, 0, 0, NULL, 0, hp_event,
2730                    SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
2731
2732 SND_SOC_DAPM_OUTPUT("HPOUTL"),
2733 SND_SOC_DAPM_OUTPUT("HPOUTR"),
2734 };
2735
2736 static const struct snd_soc_dapm_widget wm8962_dapm_spk_mono_widgets[] = {
2737 SND_SOC_DAPM_MIXER("Speaker Mixer", WM8962_MIXER_ENABLES, 1, 0,
2738                    spkmixl, ARRAY_SIZE(spkmixl)),
2739 SND_SOC_DAPM_MUX_E("Speaker PGA", WM8962_PWR_MGMT_2, 4, 0, &spkoutl_mux,
2740                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2741 SND_SOC_DAPM_PGA("Speaker Output", WM8962_CLASS_D_CONTROL_1, 7, 0, NULL, 0),
2742 SND_SOC_DAPM_OUTPUT("SPKOUT"),
2743 };
2744
2745 static const struct snd_soc_dapm_widget wm8962_dapm_spk_stereo_widgets[] = {
2746 SND_SOC_DAPM_MIXER("SPKOUTL Mixer", WM8962_MIXER_ENABLES, 1, 0,
2747                    spkmixl, ARRAY_SIZE(spkmixl)),
2748 SND_SOC_DAPM_MIXER("SPKOUTR Mixer", WM8962_MIXER_ENABLES, 0, 0,
2749                    spkmixr, ARRAY_SIZE(spkmixr)),
2750
2751 SND_SOC_DAPM_MUX_E("SPKOUTL PGA", WM8962_PWR_MGMT_2, 4, 0, &spkoutl_mux,
2752                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2753 SND_SOC_DAPM_MUX_E("SPKOUTR PGA", WM8962_PWR_MGMT_2, 3, 0, &spkoutr_mux,
2754                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2755
2756 SND_SOC_DAPM_PGA("SPKOUTR Output", WM8962_CLASS_D_CONTROL_1, 7, 0, NULL, 0),
2757 SND_SOC_DAPM_PGA("SPKOUTL Output", WM8962_CLASS_D_CONTROL_1, 6, 0, NULL, 0),
2758
2759 SND_SOC_DAPM_OUTPUT("SPKOUTL"),
2760 SND_SOC_DAPM_OUTPUT("SPKOUTR"),
2761 };
2762
2763 static const struct snd_soc_dapm_route wm8962_intercon[] = {
2764         { "INPGAL", "IN1L Switch", "IN1L" },
2765         { "INPGAL", "IN2L Switch", "IN2L" },
2766         { "INPGAL", "IN3L Switch", "IN3L" },
2767         { "INPGAL", "IN4L Switch", "IN4L" },
2768
2769         { "INPGAR", "IN1R Switch", "IN1R" },
2770         { "INPGAR", "IN2R Switch", "IN2R" },
2771         { "INPGAR", "IN3R Switch", "IN3R" },
2772         { "INPGAR", "IN4R Switch", "IN4R" },
2773
2774         { "MIXINL", "IN2L Switch", "IN2L" },
2775         { "MIXINL", "IN3L Switch", "IN3L" },
2776         { "MIXINL", "PGA Switch", "INPGAL" },
2777
2778         { "MIXINR", "IN2R Switch", "IN2R" },
2779         { "MIXINR", "IN3R Switch", "IN3R" },
2780         { "MIXINR", "PGA Switch", "INPGAR" },
2781
2782         { "MICBIAS", NULL, "SYSCLK" },
2783
2784         { "DMIC_ENA", NULL, "DMICDAT" },
2785
2786         { "ADCL", NULL, "SYSCLK" },
2787         { "ADCL", NULL, "TOCLK" },
2788         { "ADCL", NULL, "MIXINL" },
2789         { "ADCL", NULL, "DMIC_ENA" },
2790         { "ADCL", NULL, "DSP2" },
2791
2792         { "ADCR", NULL, "SYSCLK" },
2793         { "ADCR", NULL, "TOCLK" },
2794         { "ADCR", NULL, "MIXINR" },
2795         { "ADCR", NULL, "DMIC_ENA" },
2796         { "ADCR", NULL, "DSP2" },
2797
2798         { "STL", "Left", "ADCL" },
2799         { "STL", "Right", "ADCR" },
2800
2801         { "STR", "Left", "ADCL" },
2802         { "STR", "Right", "ADCR" },
2803
2804         { "DACL", NULL, "SYSCLK" },
2805         { "DACL", NULL, "TOCLK" },
2806         { "DACL", NULL, "Beep" },
2807         { "DACL", NULL, "STL" },
2808         { "DACL", NULL, "DSP2" },
2809
2810         { "DACR", NULL, "SYSCLK" },
2811         { "DACR", NULL, "TOCLK" },
2812         { "DACR", NULL, "Beep" },
2813         { "DACR", NULL, "STR" },
2814         { "DACR", NULL, "DSP2" },
2815
2816         { "HPMIXL", "IN4L Switch", "IN4L" },
2817         { "HPMIXL", "IN4R Switch", "IN4R" },
2818         { "HPMIXL", "DACL Switch", "DACL" },
2819         { "HPMIXL", "DACR Switch", "DACR" },
2820         { "HPMIXL", "MIXINL Switch", "MIXINL" },
2821         { "HPMIXL", "MIXINR Switch", "MIXINR" },
2822
2823         { "HPMIXR", "IN4L Switch", "IN4L" },
2824         { "HPMIXR", "IN4R Switch", "IN4R" },
2825         { "HPMIXR", "DACL Switch", "DACL" },
2826         { "HPMIXR", "DACR Switch", "DACR" },
2827         { "HPMIXR", "MIXINL Switch", "MIXINL" },
2828         { "HPMIXR", "MIXINR Switch", "MIXINR" },
2829
2830         { "Left Bypass", NULL, "HPMIXL" },
2831         { "Left Bypass", NULL, "Class G" },
2832
2833         { "Right Bypass", NULL, "HPMIXR" },
2834         { "Right Bypass", NULL, "Class G" },
2835
2836         { "HPOUTL PGA", "Mixer", "Left Bypass" },
2837         { "HPOUTL PGA", "DAC", "DACL" },
2838
2839         { "HPOUTR PGA", "Mixer", "Right Bypass" },
2840         { "HPOUTR PGA", "DAC", "DACR" },
2841
2842         { "HPOUT", NULL, "HPOUTL PGA" },
2843         { "HPOUT", NULL, "HPOUTR PGA" },
2844         { "HPOUT", NULL, "Charge Pump" },
2845         { "HPOUT", NULL, "SYSCLK" },
2846         { "HPOUT", NULL, "TOCLK" },
2847
2848         { "HPOUTL", NULL, "HPOUT" },
2849         { "HPOUTR", NULL, "HPOUT" },
2850
2851         { "HPOUTL", NULL, "TEMP_HP" },
2852         { "HPOUTR", NULL, "TEMP_HP" },
2853 };
2854
2855 static const struct snd_soc_dapm_route wm8962_spk_mono_intercon[] = {
2856         { "Speaker Mixer", "IN4L Switch", "IN4L" },
2857         { "Speaker Mixer", "IN4R Switch", "IN4R" },
2858         { "Speaker Mixer", "DACL Switch", "DACL" },
2859         { "Speaker Mixer", "DACR Switch", "DACR" },
2860         { "Speaker Mixer", "MIXINL Switch", "MIXINL" },
2861         { "Speaker Mixer", "MIXINR Switch", "MIXINR" },
2862
2863         { "Speaker PGA", "Mixer", "Speaker Mixer" },
2864         { "Speaker PGA", "DAC", "DACL" },
2865
2866         { "Speaker Output", NULL, "Speaker PGA" },
2867         { "Speaker Output", NULL, "SYSCLK" },
2868         { "Speaker Output", NULL, "TOCLK" },
2869         { "Speaker Output", NULL, "TEMP_SPK" },
2870
2871         { "SPKOUT", NULL, "Speaker Output" },
2872 };
2873
2874 static const struct snd_soc_dapm_route wm8962_spk_stereo_intercon[] = {
2875         { "SPKOUTL Mixer", "IN4L Switch", "IN4L" },
2876         { "SPKOUTL Mixer", "IN4R Switch", "IN4R" },
2877         { "SPKOUTL Mixer", "DACL Switch", "DACL" },
2878         { "SPKOUTL Mixer", "DACR Switch", "DACR" },
2879         { "SPKOUTL Mixer", "MIXINL Switch", "MIXINL" },
2880         { "SPKOUTL Mixer", "MIXINR Switch", "MIXINR" },
2881
2882         { "SPKOUTR Mixer", "IN4L Switch", "IN4L" },
2883         { "SPKOUTR Mixer", "IN4R Switch", "IN4R" },
2884         { "SPKOUTR Mixer", "DACL Switch", "DACL" },
2885         { "SPKOUTR Mixer", "DACR Switch", "DACR" },
2886         { "SPKOUTR Mixer", "MIXINL Switch", "MIXINL" },
2887         { "SPKOUTR Mixer", "MIXINR Switch", "MIXINR" },
2888
2889         { "SPKOUTL PGA", "Mixer", "SPKOUTL Mixer" },
2890         { "SPKOUTL PGA", "DAC", "DACL" },
2891
2892         { "SPKOUTR PGA", "Mixer", "SPKOUTR Mixer" },
2893         { "SPKOUTR PGA", "DAC", "DACR" },
2894
2895         { "SPKOUTL Output", NULL, "SPKOUTL PGA" },
2896         { "SPKOUTL Output", NULL, "SYSCLK" },
2897         { "SPKOUTL Output", NULL, "TOCLK" },
2898         { "SPKOUTL Output", NULL, "TEMP_SPK" },
2899
2900         { "SPKOUTR Output", NULL, "SPKOUTR PGA" },
2901         { "SPKOUTR Output", NULL, "SYSCLK" },
2902         { "SPKOUTR Output", NULL, "TOCLK" },
2903         { "SPKOUTR Output", NULL, "TEMP_SPK" },
2904
2905         { "SPKOUTL", NULL, "SPKOUTL Output" },
2906         { "SPKOUTR", NULL, "SPKOUTR Output" },
2907 };
2908
2909 static int wm8962_add_widgets(struct snd_soc_codec *codec)
2910 {
2911         struct wm8962_pdata *pdata = dev_get_platdata(codec->dev);
2912         struct snd_soc_dapm_context *dapm = &codec->dapm;
2913
2914         snd_soc_add_controls(codec, wm8962_snd_controls,
2915                              ARRAY_SIZE(wm8962_snd_controls));
2916         if (pdata && pdata->spk_mono)
2917                 snd_soc_add_controls(codec, wm8962_spk_mono_controls,
2918                                      ARRAY_SIZE(wm8962_spk_mono_controls));
2919         else
2920                 snd_soc_add_controls(codec, wm8962_spk_stereo_controls,
2921                                      ARRAY_SIZE(wm8962_spk_stereo_controls));
2922
2923
2924         snd_soc_dapm_new_controls(dapm, wm8962_dapm_widgets,
2925                                   ARRAY_SIZE(wm8962_dapm_widgets));
2926         if (pdata && pdata->spk_mono)
2927                 snd_soc_dapm_new_controls(dapm, wm8962_dapm_spk_mono_widgets,
2928                                           ARRAY_SIZE(wm8962_dapm_spk_mono_widgets));
2929         else
2930                 snd_soc_dapm_new_controls(dapm, wm8962_dapm_spk_stereo_widgets,
2931                                           ARRAY_SIZE(wm8962_dapm_spk_stereo_widgets));
2932
2933         snd_soc_dapm_add_routes(dapm, wm8962_intercon,
2934                                 ARRAY_SIZE(wm8962_intercon));
2935         if (pdata && pdata->spk_mono)
2936                 snd_soc_dapm_add_routes(dapm, wm8962_spk_mono_intercon,
2937                                         ARRAY_SIZE(wm8962_spk_mono_intercon));
2938         else
2939                 snd_soc_dapm_add_routes(dapm, wm8962_spk_stereo_intercon,
2940                                         ARRAY_SIZE(wm8962_spk_stereo_intercon));
2941
2942
2943         snd_soc_dapm_disable_pin(dapm, "Beep");
2944
2945         return 0;
2946 }
2947
2948 /* -1 for reserved values */
2949 static const int bclk_divs[] = {
2950         1, -1, 2, 3, 4, -1, 6, 8, -1, 12, 16, 24, -1, 32, 32, 32
2951 };
2952
2953 static const int sysclk_rates[] = {
2954         64, 128, 192, 256, 384, 512, 768, 1024, 1408, 1536,
2955 };
2956
2957 static void wm8962_configure_bclk(struct snd_soc_codec *codec)
2958 {
2959         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2960         int dspclk, i;
2961         int clocking2 = 0;
2962         int clocking4 = 0;
2963         int aif2 = 0;
2964
2965         if (!wm8962->sysclk_rate) {
2966                 dev_dbg(codec->dev, "No SYSCLK configured\n");
2967                 return;
2968         }
2969
2970         if (!wm8962->bclk || !wm8962->lrclk) {
2971                 dev_dbg(codec->dev, "No audio clocks configured\n");
2972                 return;
2973         }
2974
2975         for (i = 0; i < ARRAY_SIZE(sysclk_rates); i++) {
2976                 if (sysclk_rates[i] == wm8962->sysclk_rate / wm8962->lrclk) {
2977                         clocking4 |= i << WM8962_SYSCLK_RATE_SHIFT;
2978                         break;
2979                 }
2980         }
2981
2982         if (i == ARRAY_SIZE(sysclk_rates)) {
2983                 dev_err(codec->dev, "Unsupported sysclk ratio %d\n",
2984                         wm8962->sysclk_rate / wm8962->lrclk);
2985                 return;
2986         }
2987
2988         snd_soc_update_bits(codec, WM8962_CLOCKING_4,
2989                             WM8962_SYSCLK_RATE_MASK, clocking4);
2990
2991         dspclk = snd_soc_read(codec, WM8962_CLOCKING1);
2992         if (dspclk < 0) {
2993                 dev_err(codec->dev, "Failed to read DSPCLK: %d\n", dspclk);
2994                 return;
2995         }
2996
2997         dspclk = (dspclk & WM8962_DSPCLK_DIV_MASK) >> WM8962_DSPCLK_DIV_SHIFT;
2998         switch (dspclk) {
2999         case 0:
3000                 dspclk = wm8962->sysclk_rate;
3001                 break;
3002         case 1:
3003                 dspclk = wm8962->sysclk_rate / 2;
3004                 break;
3005         case 2:
3006                 dspclk = wm8962->sysclk_rate / 4;
3007                 break;
3008         default:
3009                 dev_warn(codec->dev, "Unknown DSPCLK divisor read back\n");
3010                 dspclk = wm8962->sysclk;
3011         }
3012
3013         dev_dbg(codec->dev, "DSPCLK is %dHz, BCLK %d\n", dspclk, wm8962->bclk);
3014
3015         /* We're expecting an exact match */
3016         for (i = 0; i < ARRAY_SIZE(bclk_divs); i++) {
3017                 if (bclk_divs[i] < 0)
3018                         continue;
3019
3020                 if (dspclk / bclk_divs[i] == wm8962->bclk) {
3021                         dev_dbg(codec->dev, "Selected BCLK_DIV %d for %dHz\n",
3022                                 bclk_divs[i], wm8962->bclk);
3023                         clocking2 |= i;
3024                         break;
3025                 }
3026         }
3027         if (i == ARRAY_SIZE(bclk_divs)) {
3028                 dev_err(codec->dev, "Unsupported BCLK ratio %d\n",
3029                         dspclk / wm8962->bclk);
3030                 return;
3031         }
3032
3033         aif2 |= wm8962->bclk / wm8962->lrclk;
3034         dev_dbg(codec->dev, "Selected LRCLK divisor %d for %dHz\n",
3035                 wm8962->bclk / wm8962->lrclk, wm8962->lrclk);
3036
3037         snd_soc_update_bits(codec, WM8962_CLOCKING2,
3038                             WM8962_BCLK_DIV_MASK, clocking2);
3039         snd_soc_update_bits(codec, WM8962_AUDIO_INTERFACE_2,
3040                             WM8962_AIF_RATE_MASK, aif2);
3041 }
3042
3043 static int wm8962_set_bias_level(struct snd_soc_codec *codec,
3044                                  enum snd_soc_bias_level level)
3045 {
3046         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3047         int ret;
3048
3049         if (level == codec->dapm.bias_level)
3050                 return 0;
3051
3052         switch (level) {
3053         case SND_SOC_BIAS_ON:
3054                 break;
3055
3056         case SND_SOC_BIAS_PREPARE:
3057                 /* VMID 2*50k */
3058                 snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
3059                                     WM8962_VMID_SEL_MASK, 0x80);
3060
3061                 wm8962_configure_bclk(codec);
3062                 break;
3063
3064         case SND_SOC_BIAS_STANDBY:
3065                 if (codec->dapm.bias_level == SND_SOC_BIAS_OFF) {
3066                         ret = regulator_bulk_enable(ARRAY_SIZE(wm8962->supplies),
3067                                                     wm8962->supplies);
3068                         if (ret != 0) {
3069                                 dev_err(codec->dev,
3070                                         "Failed to enable supplies: %d\n",
3071                                         ret);
3072                                 return ret;
3073                         }
3074
3075                         regcache_cache_only(wm8962->regmap, false);
3076                         regcache_sync(wm8962->regmap);
3077
3078                         snd_soc_update_bits(codec, WM8962_ANTI_POP,
3079                                             WM8962_STARTUP_BIAS_ENA |
3080                                             WM8962_VMID_BUF_ENA,
3081                                             WM8962_STARTUP_BIAS_ENA |
3082                                             WM8962_VMID_BUF_ENA);
3083
3084                         /* Bias enable at 2*50k for ramp */
3085                         snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
3086                                             WM8962_VMID_SEL_MASK |
3087                                             WM8962_BIAS_ENA,
3088                                             WM8962_BIAS_ENA | 0x180);
3089
3090                         msleep(5);
3091                 }
3092
3093                 /* VMID 2*250k */
3094                 snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
3095                                     WM8962_VMID_SEL_MASK, 0x100);
3096                 break;
3097
3098         case SND_SOC_BIAS_OFF:
3099                 snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
3100                                     WM8962_VMID_SEL_MASK | WM8962_BIAS_ENA, 0);
3101
3102                 snd_soc_update_bits(codec, WM8962_ANTI_POP,
3103                                     WM8962_STARTUP_BIAS_ENA |
3104                                     WM8962_VMID_BUF_ENA, 0);
3105
3106                 regulator_bulk_disable(ARRAY_SIZE(wm8962->supplies),
3107                                        wm8962->supplies);
3108                 break;
3109         }
3110         codec->dapm.bias_level = level;
3111         return 0;
3112 }
3113
3114 static const struct {
3115         int rate;
3116         int reg;
3117 } sr_vals[] = {
3118         { 48000, 0 },
3119         { 44100, 0 },
3120         { 32000, 1 },
3121         { 22050, 2 },
3122         { 24000, 2 },
3123         { 16000, 3 },
3124         { 11025, 4 },
3125         { 12000, 4 },
3126         { 8000,  5 },
3127         { 88200, 6 },
3128         { 96000, 6 },
3129 };
3130
3131 static int wm8962_hw_params(struct snd_pcm_substream *substream,
3132                             struct snd_pcm_hw_params *params,
3133                             struct snd_soc_dai *dai)
3134 {
3135         struct snd_soc_pcm_runtime *rtd = substream->private_data;
3136         struct snd_soc_codec *codec = rtd->codec;
3137         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3138         int i;
3139         int aif0 = 0;
3140         int adctl3 = 0;
3141
3142         wm8962->bclk = snd_soc_params_to_bclk(params);
3143         wm8962->lrclk = params_rate(params);
3144
3145         for (i = 0; i < ARRAY_SIZE(sr_vals); i++) {
3146                 if (sr_vals[i].rate == wm8962->lrclk) {
3147                         adctl3 |= sr_vals[i].reg;
3148                         break;
3149                 }
3150         }
3151         if (i == ARRAY_SIZE(sr_vals)) {
3152                 dev_err(codec->dev, "Unsupported rate %dHz\n", wm8962->lrclk);
3153                 return -EINVAL;
3154         }
3155
3156         if (wm8962->lrclk % 8000 == 0)
3157                 adctl3 |= WM8962_SAMPLE_RATE_INT_MODE;
3158
3159         switch (params_format(params)) {
3160         case SNDRV_PCM_FORMAT_S16_LE:
3161                 break;
3162         case SNDRV_PCM_FORMAT_S20_3LE:
3163                 aif0 |= 0x40;
3164                 break;
3165         case SNDRV_PCM_FORMAT_S24_LE:
3166                 aif0 |= 0x80;
3167                 break;
3168         case SNDRV_PCM_FORMAT_S32_LE:
3169                 aif0 |= 0xc0;
3170                 break;
3171         default:
3172                 return -EINVAL;
3173         }
3174
3175         snd_soc_update_bits(codec, WM8962_AUDIO_INTERFACE_0,
3176                             WM8962_WL_MASK, aif0);
3177         snd_soc_update_bits(codec, WM8962_ADDITIONAL_CONTROL_3,
3178                             WM8962_SAMPLE_RATE_INT_MODE |
3179                             WM8962_SAMPLE_RATE_MASK, adctl3);
3180
3181         wm8962_configure_bclk(codec);
3182
3183         return 0;
3184 }
3185
3186 static int wm8962_set_dai_sysclk(struct snd_soc_dai *dai, int clk_id,
3187                                  unsigned int freq, int dir)
3188 {
3189         struct snd_soc_codec *codec = dai->codec;
3190         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3191         int src;
3192
3193         switch (clk_id) {
3194         case WM8962_SYSCLK_MCLK:
3195                 wm8962->sysclk = WM8962_SYSCLK_MCLK;
3196                 src = 0;
3197                 break;
3198         case WM8962_SYSCLK_FLL:
3199                 wm8962->sysclk = WM8962_SYSCLK_FLL;
3200                 src = 1 << WM8962_SYSCLK_SRC_SHIFT;
3201                 break;
3202         default:
3203                 return -EINVAL;
3204         }
3205
3206         snd_soc_update_bits(codec, WM8962_CLOCKING2, WM8962_SYSCLK_SRC_MASK,
3207                             src);
3208
3209         wm8962->sysclk_rate = freq;
3210
3211         return 0;
3212 }
3213
3214 static int wm8962_set_dai_fmt(struct snd_soc_dai *dai, unsigned int fmt)
3215 {
3216         struct snd_soc_codec *codec = dai->codec;
3217         int aif0 = 0;
3218
3219         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
3220         case SND_SOC_DAIFMT_DSP_B:
3221                 aif0 |= WM8962_LRCLK_INV | 3;
3222         case SND_SOC_DAIFMT_DSP_A:
3223                 aif0 |= 3;
3224
3225                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
3226                 case SND_SOC_DAIFMT_NB_NF:
3227                 case SND_SOC_DAIFMT_IB_NF:
3228                         break;
3229                 default:
3230                         return -EINVAL;
3231                 }
3232                 break;
3233
3234         case SND_SOC_DAIFMT_RIGHT_J:
3235                 break;
3236         case SND_SOC_DAIFMT_LEFT_J:
3237                 aif0 |= 1;
3238                 break;
3239         case SND_SOC_DAIFMT_I2S:
3240                 aif0 |= 2;
3241                 break;
3242         default:
3243                 return -EINVAL;
3244         }
3245
3246         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
3247         case SND_SOC_DAIFMT_NB_NF:
3248                 break;
3249         case SND_SOC_DAIFMT_IB_NF:
3250                 aif0 |= WM8962_BCLK_INV;
3251                 break;
3252         case SND_SOC_DAIFMT_NB_IF:
3253                 aif0 |= WM8962_LRCLK_INV;
3254                 break;
3255         case SND_SOC_DAIFMT_IB_IF:
3256                 aif0 |= WM8962_BCLK_INV | WM8962_LRCLK_INV;
3257                 break;
3258         default:
3259                 return -EINVAL;
3260         }
3261
3262         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
3263         case SND_SOC_DAIFMT_CBM_CFM:
3264                 aif0 |= WM8962_MSTR;
3265                 break;
3266         case SND_SOC_DAIFMT_CBS_CFS:
3267                 break;
3268         default:
3269                 return -EINVAL;
3270         }
3271
3272         snd_soc_update_bits(codec, WM8962_AUDIO_INTERFACE_0,
3273                             WM8962_FMT_MASK | WM8962_BCLK_INV | WM8962_MSTR |
3274                             WM8962_LRCLK_INV, aif0);
3275
3276         return 0;
3277 }
3278
3279 struct _fll_div {
3280         u16 fll_fratio;
3281         u16 fll_outdiv;
3282         u16 fll_refclk_div;
3283         u16 n;
3284         u16 theta;
3285         u16 lambda;
3286 };
3287
3288 /* The size in bits of the FLL divide multiplied by 10
3289  * to allow rounding later */
3290 #define FIXED_FLL_SIZE ((1 << 16) * 10)
3291
3292 static struct {
3293         unsigned int min;
3294         unsigned int max;
3295         u16 fll_fratio;
3296         int ratio;
3297 } fll_fratios[] = {
3298         {       0,    64000, 4, 16 },
3299         {   64000,   128000, 3,  8 },
3300         {  128000,   256000, 2,  4 },
3301         {  256000,  1000000, 1,  2 },
3302         { 1000000, 13500000, 0,  1 },
3303 };
3304
3305 static int fll_factors(struct _fll_div *fll_div, unsigned int Fref,
3306                        unsigned int Fout)
3307 {
3308         unsigned int target;
3309         unsigned int div;
3310         unsigned int fratio, gcd_fll;
3311         int i;
3312
3313         /* Fref must be <=13.5MHz */
3314         div = 1;
3315         fll_div->fll_refclk_div = 0;
3316         while ((Fref / div) > 13500000) {
3317                 div *= 2;
3318                 fll_div->fll_refclk_div++;
3319
3320                 if (div > 4) {
3321                         pr_err("Can't scale %dMHz input down to <=13.5MHz\n",
3322                                Fref);
3323                         return -EINVAL;
3324                 }
3325         }
3326
3327         pr_debug("FLL Fref=%u Fout=%u\n", Fref, Fout);
3328
3329         /* Apply the division for our remaining calculations */
3330         Fref /= div;
3331
3332         /* Fvco should be 90-100MHz; don't check the upper bound */
3333         div = 2;
3334         while (Fout * div < 90000000) {
3335                 div++;
3336                 if (div > 64) {
3337                         pr_err("Unable to find FLL_OUTDIV for Fout=%uHz\n",
3338                                Fout);
3339                         return -EINVAL;
3340                 }
3341         }
3342         target = Fout * div;
3343         fll_div->fll_outdiv = div - 1;
3344
3345         pr_debug("FLL Fvco=%dHz\n", target);
3346
3347         /* Find an appropriate FLL_FRATIO and factor it out of the target */
3348         for (i = 0; i < ARRAY_SIZE(fll_fratios); i++) {
3349                 if (fll_fratios[i].min <= Fref && Fref <= fll_fratios[i].max) {
3350                         fll_div->fll_fratio = fll_fratios[i].fll_fratio;
3351                         fratio = fll_fratios[i].ratio;
3352                         break;
3353                 }
3354         }
3355         if (i == ARRAY_SIZE(fll_fratios)) {
3356                 pr_err("Unable to find FLL_FRATIO for Fref=%uHz\n", Fref);
3357                 return -EINVAL;
3358         }
3359
3360         fll_div->n = target / (fratio * Fref);
3361
3362         if (target % Fref == 0) {
3363                 fll_div->theta = 0;
3364                 fll_div->lambda = 0;
3365         } else {
3366                 gcd_fll = gcd(target, fratio * Fref);
3367
3368                 fll_div->theta = (target - (fll_div->n * fratio * Fref))
3369                         / gcd_fll;
3370                 fll_div->lambda = (fratio * Fref) / gcd_fll;
3371         }
3372
3373         pr_debug("FLL N=%x THETA=%x LAMBDA=%x\n",
3374                  fll_div->n, fll_div->theta, fll_div->lambda);
3375         pr_debug("FLL_FRATIO=%x FLL_OUTDIV=%x FLL_REFCLK_DIV=%x\n",
3376                  fll_div->fll_fratio, fll_div->fll_outdiv,
3377                  fll_div->fll_refclk_div);
3378
3379         return 0;
3380 }
3381
3382 static int wm8962_set_fll(struct snd_soc_codec *codec, int fll_id, int source,
3383                           unsigned int Fref, unsigned int Fout)
3384 {
3385         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3386         struct _fll_div fll_div;
3387         unsigned long timeout;
3388         int ret;
3389         int fll1 = snd_soc_read(codec, WM8962_FLL_CONTROL_1) & WM8962_FLL_ENA;
3390         int sysclk = snd_soc_read(codec, WM8962_CLOCKING2) & WM8962_SYSCLK_ENA;
3391
3392         /* Any change? */
3393         if (source == wm8962->fll_src && Fref == wm8962->fll_fref &&
3394             Fout == wm8962->fll_fout)
3395                 return 0;
3396
3397         if (Fout == 0) {
3398                 dev_dbg(codec->dev, "FLL disabled\n");
3399
3400                 wm8962->fll_fref = 0;
3401                 wm8962->fll_fout = 0;
3402
3403                 snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
3404                                     WM8962_FLL_ENA, 0);
3405
3406                 return 0;
3407         }
3408
3409         ret = fll_factors(&fll_div, Fref, Fout);
3410         if (ret != 0)
3411                 return ret;
3412
3413         switch (fll_id) {
3414         case WM8962_FLL_MCLK:
3415         case WM8962_FLL_BCLK:
3416         case WM8962_FLL_OSC:
3417                 fll1 |= (fll_id - 1) << WM8962_FLL_REFCLK_SRC_SHIFT;
3418                 break;
3419         case WM8962_FLL_INT:
3420                 snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
3421                                     WM8962_FLL_OSC_ENA, WM8962_FLL_OSC_ENA);
3422                 snd_soc_update_bits(codec, WM8962_FLL_CONTROL_5,
3423                                     WM8962_FLL_FRC_NCO, WM8962_FLL_FRC_NCO);
3424                 break;
3425         default:
3426                 dev_err(codec->dev, "Unknown FLL source %d\n", ret);
3427                 return -EINVAL;
3428         }
3429
3430         if (fll_div.theta || fll_div.lambda)
3431                 fll1 |= WM8962_FLL_FRAC;
3432
3433         /* Stop the FLL while we reconfigure */
3434         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1, WM8962_FLL_ENA, 0);
3435
3436         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_2,
3437                             WM8962_FLL_OUTDIV_MASK |
3438                             WM8962_FLL_REFCLK_DIV_MASK,
3439                             (fll_div.fll_outdiv << WM8962_FLL_OUTDIV_SHIFT) |
3440                             (fll_div.fll_refclk_div));
3441
3442         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_3,
3443                             WM8962_FLL_FRATIO_MASK, fll_div.fll_fratio);
3444
3445         snd_soc_write(codec, WM8962_FLL_CONTROL_6, fll_div.theta);
3446         snd_soc_write(codec, WM8962_FLL_CONTROL_7, fll_div.lambda);
3447         snd_soc_write(codec, WM8962_FLL_CONTROL_8, fll_div.n);
3448
3449         try_wait_for_completion(&wm8962->fll_lock);
3450
3451         if (sysclk)
3452                 fll1 |= WM8962_FLL_ENA;
3453
3454         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
3455                             WM8962_FLL_FRAC | WM8962_FLL_REFCLK_SRC_MASK |
3456                             WM8962_FLL_ENA, fll1);
3457
3458         dev_dbg(codec->dev, "FLL configured for %dHz->%dHz\n", Fref, Fout);
3459
3460         ret = 0;
3461
3462         if (fll1 & WM8962_FLL_ENA) {
3463                 /* This should be a massive overestimate but go even
3464                  * higher if we'll error out
3465                  */
3466                 if (wm8962->irq)
3467                         timeout = msecs_to_jiffies(5);
3468                 else
3469                         timeout = msecs_to_jiffies(1);
3470
3471                 timeout = wait_for_completion_timeout(&wm8962->fll_lock,
3472                                                       timeout);
3473
3474                 if (timeout == 0 && wm8962->irq) {
3475                         dev_err(codec->dev, "FLL lock timed out");
3476                         ret = -ETIMEDOUT;
3477                 }
3478         }
3479
3480         wm8962->fll_fref = Fref;
3481         wm8962->fll_fout = Fout;
3482         wm8962->fll_src = source;
3483
3484         return ret;
3485 }
3486
3487 static int wm8962_mute(struct snd_soc_dai *dai, int mute)
3488 {
3489         struct snd_soc_codec *codec = dai->codec;
3490         int val;
3491
3492         if (mute)
3493                 val = WM8962_DAC_MUTE;
3494         else
3495                 val = 0;
3496
3497         return snd_soc_update_bits(codec, WM8962_ADC_DAC_CONTROL_1,
3498                                    WM8962_DAC_MUTE, val);
3499 }
3500
3501 #define WM8962_RATES SNDRV_PCM_RATE_8000_96000
3502
3503 #define WM8962_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE |\
3504                         SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S32_LE)
3505
3506 static struct snd_soc_dai_ops wm8962_dai_ops = {
3507         .hw_params = wm8962_hw_params,
3508         .set_sysclk = wm8962_set_dai_sysclk,
3509         .set_fmt = wm8962_set_dai_fmt,
3510         .digital_mute = wm8962_mute,
3511 };
3512
3513 static struct snd_soc_dai_driver wm8962_dai = {
3514         .name = "wm8962",
3515         .playback = {
3516                 .stream_name = "Playback",
3517                 .channels_min = 2,
3518                 .channels_max = 2,
3519                 .rates = WM8962_RATES,
3520                 .formats = WM8962_FORMATS,
3521         },
3522         .capture = {
3523                 .stream_name = "Capture",
3524                 .channels_min = 2,
3525                 .channels_max = 2,
3526                 .rates = WM8962_RATES,
3527                 .formats = WM8962_FORMATS,
3528         },
3529         .ops = &wm8962_dai_ops,
3530         .symmetric_rates = 1,
3531 };
3532
3533 static void wm8962_mic_work(struct work_struct *work)
3534 {
3535         struct wm8962_priv *wm8962 = container_of(work,
3536                                                   struct wm8962_priv,
3537                                                   mic_work.work);
3538         struct snd_soc_codec *codec = wm8962->codec;
3539         int status = 0;
3540         int irq_pol = 0;
3541         int reg;
3542
3543         reg = snd_soc_read(codec, WM8962_ADDITIONAL_CONTROL_4);
3544
3545         if (reg & WM8962_MICDET_STS) {
3546                 status |= SND_JACK_MICROPHONE;
3547                 irq_pol |= WM8962_MICD_IRQ_POL;
3548         }
3549
3550         if (reg & WM8962_MICSHORT_STS) {
3551                 status |= SND_JACK_BTN_0;
3552                 irq_pol |= WM8962_MICSCD_IRQ_POL;
3553         }
3554
3555         snd_soc_jack_report(wm8962->jack, status,
3556                             SND_JACK_MICROPHONE | SND_JACK_BTN_0);
3557
3558         snd_soc_update_bits(codec, WM8962_MICINT_SOURCE_POL,
3559                             WM8962_MICSCD_IRQ_POL |
3560                             WM8962_MICD_IRQ_POL, irq_pol);
3561 }
3562
3563 static irqreturn_t wm8962_irq(int irq, void *data)
3564 {
3565         struct snd_soc_codec *codec = data;
3566         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3567         int mask;
3568         int active;
3569         int reg;
3570
3571         mask = snd_soc_read(codec, WM8962_INTERRUPT_STATUS_2_MASK);
3572
3573         active = snd_soc_read(codec, WM8962_INTERRUPT_STATUS_2);
3574         active &= ~mask;
3575
3576         if (!active)
3577                 return IRQ_NONE;
3578
3579         /* Acknowledge the interrupts */
3580         snd_soc_write(codec, WM8962_INTERRUPT_STATUS_2, active);
3581
3582         if (active & WM8962_FLL_LOCK_EINT) {
3583                 dev_dbg(codec->dev, "FLL locked\n");
3584                 complete(&wm8962->fll_lock);
3585         }
3586
3587         if (active & WM8962_FIFOS_ERR_EINT)
3588                 dev_err(codec->dev, "FIFO error\n");
3589
3590         if (active & WM8962_TEMP_SHUT_EINT) {
3591                 dev_crit(codec->dev, "Thermal shutdown\n");
3592
3593                 reg = snd_soc_read(codec, WM8962_THERMAL_SHUTDOWN_STATUS);
3594
3595                 if (reg & WM8962_TEMP_ERR_HP)
3596                         dev_crit(codec->dev, "Headphone thermal error\n");
3597                 if (reg & WM8962_TEMP_WARN_HP)
3598                         dev_crit(codec->dev, "Headphone thermal warning\n");
3599                 if (reg & WM8962_TEMP_ERR_SPK)
3600                         dev_crit(codec->dev, "Speaker thermal error\n");
3601                 if (reg & WM8962_TEMP_WARN_SPK)
3602                         dev_crit(codec->dev, "Speaker thermal warning\n");
3603         }
3604
3605         if (active & (WM8962_MICSCD_EINT | WM8962_MICD_EINT)) {
3606                 dev_dbg(codec->dev, "Microphone event detected\n");
3607
3608 #ifndef CONFIG_SND_SOC_WM8962_MODULE
3609                 trace_snd_soc_jack_irq(dev_name(codec->dev));
3610 #endif
3611
3612                 pm_wakeup_event(codec->dev, 300);
3613
3614                 schedule_delayed_work(&wm8962->mic_work,
3615                                       msecs_to_jiffies(250));
3616         }
3617
3618         return IRQ_HANDLED;
3619 }
3620
3621 /**
3622  * wm8962_mic_detect - Enable microphone detection via the WM8962 IRQ
3623  *
3624  * @codec:  WM8962 codec
3625  * @jack:   jack to report detection events on
3626  *
3627  * Enable microphone detection via IRQ on the WM8962.  If GPIOs are
3628  * being used to bring out signals to the processor then only platform
3629  * data configuration is needed for WM8962 and processor GPIOs should
3630  * be configured using snd_soc_jack_add_gpios() instead.
3631  *
3632  * If no jack is supplied detection will be disabled.
3633  */
3634 int wm8962_mic_detect(struct snd_soc_codec *codec, struct snd_soc_jack *jack)
3635 {
3636         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3637         int irq_mask, enable;
3638
3639         wm8962->jack = jack;
3640         if (jack) {
3641                 irq_mask = 0;
3642                 enable = WM8962_MICDET_ENA;
3643         } else {
3644                 irq_mask = WM8962_MICD_EINT | WM8962_MICSCD_EINT;
3645                 enable = 0;
3646         }
3647
3648         snd_soc_update_bits(codec, WM8962_INTERRUPT_STATUS_2_MASK,
3649                             WM8962_MICD_EINT | WM8962_MICSCD_EINT, irq_mask);
3650         snd_soc_update_bits(codec, WM8962_ADDITIONAL_CONTROL_4,
3651                             WM8962_MICDET_ENA, enable);
3652
3653         /* Send an initial empty report */
3654         snd_soc_jack_report(wm8962->jack, 0,
3655                             SND_JACK_MICROPHONE | SND_JACK_BTN_0);
3656
3657         if (jack) {
3658                 snd_soc_dapm_force_enable_pin(&codec->dapm, "SYSCLK");
3659                 snd_soc_dapm_force_enable_pin(&codec->dapm, "MICBIAS");
3660         } else {
3661                 snd_soc_dapm_disable_pin(&codec->dapm, "SYSCLK");
3662                 snd_soc_dapm_disable_pin(&codec->dapm, "MICBIAS");
3663         }
3664
3665         return 0;
3666 }
3667 EXPORT_SYMBOL_GPL(wm8962_mic_detect);
3668
3669 #if defined(CONFIG_INPUT) || defined(CONFIG_INPUT_MODULE)
3670 static int beep_rates[] = {
3671         500, 1000, 2000, 4000,
3672 };
3673
3674 static void wm8962_beep_work(struct work_struct *work)
3675 {
3676         struct wm8962_priv *wm8962 =
3677                 container_of(work, struct wm8962_priv, beep_work);
3678         struct snd_soc_codec *codec = wm8962->codec;
3679         struct snd_soc_dapm_context *dapm = &codec->dapm;
3680         int i;
3681         int reg = 0;
3682         int best = 0;
3683
3684         if (wm8962->beep_rate) {
3685                 for (i = 0; i < ARRAY_SIZE(beep_rates); i++) {
3686                         if (abs(wm8962->beep_rate - beep_rates[i]) <
3687                             abs(wm8962->beep_rate - beep_rates[best]))
3688                                 best = i;
3689                 }
3690
3691                 dev_dbg(codec->dev, "Set beep rate %dHz for requested %dHz\n",
3692                         beep_rates[best], wm8962->beep_rate);
3693
3694                 reg = WM8962_BEEP_ENA | (best << WM8962_BEEP_RATE_SHIFT);
3695
3696                 snd_soc_dapm_enable_pin(dapm, "Beep");
3697         } else {
3698                 dev_dbg(codec->dev, "Disabling beep\n");
3699                 snd_soc_dapm_disable_pin(dapm, "Beep");
3700         }
3701
3702         snd_soc_update_bits(codec, WM8962_BEEP_GENERATOR_1,
3703                             WM8962_BEEP_ENA | WM8962_BEEP_RATE_MASK, reg);
3704
3705         snd_soc_dapm_sync(dapm);
3706 }
3707
3708 /* For usability define a way of injecting beep events for the device -
3709  * many systems will not have a keyboard.
3710  */
3711 static int wm8962_beep_event(struct input_dev *dev, unsigned int type,
3712                              unsigned int code, int hz)
3713 {
3714         struct snd_soc_codec *codec = input_get_drvdata(dev);
3715         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3716
3717         dev_dbg(codec->dev, "Beep event %x %x\n", code, hz);
3718
3719         switch (code) {
3720         case SND_BELL:
3721                 if (hz)
3722                         hz = 1000;
3723         case SND_TONE:
3724                 break;
3725         default:
3726                 return -1;
3727         }
3728
3729         /* Kick the beep from a workqueue */
3730         wm8962->beep_rate = hz;
3731         schedule_work(&wm8962->beep_work);
3732         return 0;
3733 }
3734
3735 static ssize_t wm8962_beep_set(struct device *dev,
3736                                struct device_attribute *attr,
3737                                const char *buf, size_t count)
3738 {
3739         struct wm8962_priv *wm8962 = dev_get_drvdata(dev);
3740         long int time;
3741         int ret;
3742
3743         ret = strict_strtol(buf, 10, &time);
3744         if (ret != 0)
3745                 return ret;
3746
3747         input_event(wm8962->beep, EV_SND, SND_TONE, time);
3748
3749         return count;
3750 }
3751
3752 static DEVICE_ATTR(beep, 0200, NULL, wm8962_beep_set);
3753
3754 static void wm8962_init_beep(struct snd_soc_codec *codec)
3755 {
3756         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3757         int ret;
3758
3759         wm8962->beep = input_allocate_device();
3760         if (!wm8962->beep) {
3761                 dev_err(codec->dev, "Failed to allocate beep device\n");
3762                 return;
3763         }
3764
3765         INIT_WORK(&wm8962->beep_work, wm8962_beep_work);
3766         wm8962->beep_rate = 0;
3767
3768         wm8962->beep->name = "WM8962 Beep Generator";
3769         wm8962->beep->phys = dev_name(codec->dev);
3770         wm8962->beep->id.bustype = BUS_I2C;
3771
3772         wm8962->beep->evbit[0] = BIT_MASK(EV_SND);
3773         wm8962->beep->sndbit[0] = BIT_MASK(SND_BELL) | BIT_MASK(SND_TONE);
3774         wm8962->beep->event = wm8962_beep_event;
3775         wm8962->beep->dev.parent = codec->dev;
3776         input_set_drvdata(wm8962->beep, codec);
3777
3778         ret = input_register_device(wm8962->beep);
3779         if (ret != 0) {
3780                 input_free_device(wm8962->beep);
3781                 wm8962->beep = NULL;
3782                 dev_err(codec->dev, "Failed to register beep device\n");
3783         }
3784
3785         ret = device_create_file(codec->dev, &dev_attr_beep);
3786         if (ret != 0) {
3787                 dev_err(codec->dev, "Failed to create keyclick file: %d\n",
3788                         ret);
3789         }
3790 }
3791
3792 static void wm8962_free_beep(struct snd_soc_codec *codec)
3793 {
3794         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3795
3796         device_remove_file(codec->dev, &dev_attr_beep);
3797         input_unregister_device(wm8962->beep);
3798         cancel_work_sync(&wm8962->beep_work);
3799         wm8962->beep = NULL;
3800
3801         snd_soc_update_bits(codec, WM8962_BEEP_GENERATOR_1, WM8962_BEEP_ENA,0);
3802 }
3803 #else
3804 static void wm8962_init_beep(struct snd_soc_codec *codec)
3805 {
3806 }
3807
3808 static void wm8962_free_beep(struct snd_soc_codec *codec)
3809 {
3810 }
3811 #endif
3812
3813 static void wm8962_set_gpio_mode(struct snd_soc_codec *codec, int gpio)
3814 {
3815         int mask = 0;
3816         int val = 0;
3817
3818         /* Some of the GPIOs are behind MFP configuration and need to
3819          * be put into GPIO mode. */
3820         switch (gpio) {
3821         case 2:
3822                 mask = WM8962_CLKOUT2_SEL_MASK;
3823                 val = 1 << WM8962_CLKOUT2_SEL_SHIFT;
3824                 break;
3825         case 3:
3826                 mask = WM8962_CLKOUT3_SEL_MASK;
3827                 val = 1 << WM8962_CLKOUT3_SEL_SHIFT;
3828                 break;
3829         default:
3830                 break;
3831         }
3832
3833         if (mask)
3834                 snd_soc_update_bits(codec, WM8962_ANALOGUE_CLOCKING1,
3835                                     mask, val);
3836 }
3837
3838 #ifdef CONFIG_GPIOLIB
3839 static inline struct wm8962_priv *gpio_to_wm8962(struct gpio_chip *chip)
3840 {
3841         return container_of(chip, struct wm8962_priv, gpio_chip);
3842 }
3843
3844 static int wm8962_gpio_request(struct gpio_chip *chip, unsigned offset)
3845 {
3846         struct wm8962_priv *wm8962 = gpio_to_wm8962(chip);
3847         struct snd_soc_codec *codec = wm8962->codec;
3848
3849         /* The WM8962 GPIOs aren't linearly numbered.  For simplicity
3850          * we export linear numbers and error out if the unsupported
3851          * ones are requsted.
3852          */
3853         switch (offset + 1) {
3854         case 2:
3855         case 3:
3856         case 5:
3857         case 6:
3858                 break;
3859         default:
3860                 return -EINVAL;
3861         }
3862
3863         wm8962_set_gpio_mode(codec, offset + 1);
3864
3865         return 0;
3866 }
3867
3868 static void wm8962_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
3869 {
3870         struct wm8962_priv *wm8962 = gpio_to_wm8962(chip);
3871         struct snd_soc_codec *codec = wm8962->codec;
3872
3873         snd_soc_update_bits(codec, WM8962_GPIO_BASE + offset,
3874                             WM8962_GP2_LVL, !!value << WM8962_GP2_LVL_SHIFT);
3875 }
3876
3877 static int wm8962_gpio_direction_out(struct gpio_chip *chip,
3878                                      unsigned offset, int value)
3879 {
3880         struct wm8962_priv *wm8962 = gpio_to_wm8962(chip);
3881         struct snd_soc_codec *codec = wm8962->codec;
3882         int val;
3883
3884         /* Force function 1 (logic output) */
3885         val = (1 << WM8962_GP2_FN_SHIFT) | (value << WM8962_GP2_LVL_SHIFT);
3886
3887         return snd_soc_update_bits(codec, WM8962_GPIO_BASE + offset,
3888                                    WM8962_GP2_FN_MASK | WM8962_GP2_LVL, val);
3889 }
3890
3891 static struct gpio_chip wm8962_template_chip = {
3892         .label                  = "wm8962",
3893         .owner                  = THIS_MODULE,
3894         .request                = wm8962_gpio_request,
3895         .direction_output       = wm8962_gpio_direction_out,
3896         .set                    = wm8962_gpio_set,
3897         .can_sleep              = 1,
3898 };
3899
3900 static void wm8962_init_gpio(struct snd_soc_codec *codec)
3901 {
3902         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3903         struct wm8962_pdata *pdata = dev_get_platdata(codec->dev);
3904         int ret;
3905
3906         wm8962->gpio_chip = wm8962_template_chip;
3907         wm8962->gpio_chip.ngpio = WM8962_MAX_GPIO;
3908         wm8962->gpio_chip.dev = codec->dev;
3909
3910         if (pdata && pdata->gpio_base)
3911                 wm8962->gpio_chip.base = pdata->gpio_base;
3912         else
3913                 wm8962->gpio_chip.base = -1;
3914
3915         ret = gpiochip_add(&wm8962->gpio_chip);
3916         if (ret != 0)
3917                 dev_err(codec->dev, "Failed to add GPIOs: %d\n", ret);
3918 }
3919
3920 static void wm8962_free_gpio(struct snd_soc_codec *codec)
3921 {
3922         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3923         int ret;
3924
3925         ret = gpiochip_remove(&wm8962->gpio_chip);
3926         if (ret != 0)
3927                 dev_err(codec->dev, "Failed to remove GPIOs: %d\n", ret);
3928 }
3929 #else
3930 static void wm8962_init_gpio(struct snd_soc_codec *codec)
3931 {
3932 }
3933
3934 static void wm8962_free_gpio(struct snd_soc_codec *codec)
3935 {
3936 }
3937 #endif
3938
3939 static int wm8962_probe(struct snd_soc_codec *codec)
3940 {
3941         int ret;
3942         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3943         struct wm8962_pdata *pdata = dev_get_platdata(codec->dev);
3944         u16 *reg_cache = codec->reg_cache;
3945         int i, trigger, irq_pol;
3946         bool dmicclk, dmicdat;
3947
3948         wm8962->codec = codec;
3949         codec->control_data = wm8962->regmap;
3950
3951         ret = snd_soc_codec_set_cache_io(codec, 16, 16, SND_SOC_REGMAP);
3952         if (ret != 0) {
3953                 dev_err(codec->dev, "Failed to set cache I/O: %d\n", ret);
3954                 return ret;
3955         }
3956
3957         wm8962->disable_nb[0].notifier_call = wm8962_regulator_event_0;
3958         wm8962->disable_nb[1].notifier_call = wm8962_regulator_event_1;
3959         wm8962->disable_nb[2].notifier_call = wm8962_regulator_event_2;
3960         wm8962->disable_nb[3].notifier_call = wm8962_regulator_event_3;
3961         wm8962->disable_nb[4].notifier_call = wm8962_regulator_event_4;
3962         wm8962->disable_nb[5].notifier_call = wm8962_regulator_event_5;
3963         wm8962->disable_nb[6].notifier_call = wm8962_regulator_event_6;
3964         wm8962->disable_nb[7].notifier_call = wm8962_regulator_event_7;
3965
3966         /* This should really be moved into the regulator core */
3967         for (i = 0; i < ARRAY_SIZE(wm8962->supplies); i++) {
3968                 ret = regulator_register_notifier(wm8962->supplies[i].consumer,
3969                                                   &wm8962->disable_nb[i]);
3970                 if (ret != 0) {
3971                         dev_err(codec->dev,
3972                                 "Failed to register regulator notifier: %d\n",
3973                                 ret);
3974                 }
3975         }
3976
3977         /* SYSCLK defaults to on; make sure it is off so we can safely
3978          * write to registers if the device is declocked.
3979          */
3980         snd_soc_update_bits(codec, WM8962_CLOCKING2, WM8962_SYSCLK_ENA, 0);
3981
3982         /* Ensure we have soft control over all registers */
3983         snd_soc_update_bits(codec, WM8962_CLOCKING2,
3984                             WM8962_CLKREG_OVD, WM8962_CLKREG_OVD);
3985
3986         /* Ensure that the oscillator and PLLs are disabled */
3987         snd_soc_update_bits(codec, WM8962_PLL2,
3988                             WM8962_OSC_ENA | WM8962_PLL2_ENA | WM8962_PLL3_ENA,
3989                             0);
3990
3991         if (pdata) {
3992                 /* Apply static configuration for GPIOs */
3993                 for (i = 0; i < ARRAY_SIZE(pdata->gpio_init); i++)
3994                         if (pdata->gpio_init[i]) {
3995                                 wm8962_set_gpio_mode(codec, i + 1);
3996                                 snd_soc_write(codec, 0x200 + i,
3997                                               pdata->gpio_init[i] & 0xffff);
3998                         }
3999
4000                 /* Put the speakers into mono mode? */
4001                 if (pdata->spk_mono)
4002                         reg_cache[WM8962_CLASS_D_CONTROL_2]
4003                                 |= WM8962_SPK_MONO;
4004
4005                 /* Micbias setup, detection enable and detection
4006                  * threasholds. */
4007                 if (pdata->mic_cfg)
4008                         snd_soc_update_bits(codec, WM8962_ADDITIONAL_CONTROL_4,
4009                                             WM8962_MICDET_ENA |
4010                                             WM8962_MICDET_THR_MASK |
4011                                             WM8962_MICSHORT_THR_MASK |
4012                                             WM8962_MICBIAS_LVL,
4013                                             pdata->mic_cfg);
4014         }
4015
4016         /* Latch volume update bits */
4017         snd_soc_update_bits(codec, WM8962_LEFT_INPUT_VOLUME,
4018                             WM8962_IN_VU, WM8962_IN_VU);
4019         snd_soc_update_bits(codec, WM8962_RIGHT_INPUT_VOLUME,
4020                             WM8962_IN_VU, WM8962_IN_VU);
4021         snd_soc_update_bits(codec, WM8962_LEFT_ADC_VOLUME,
4022                             WM8962_ADC_VU, WM8962_ADC_VU);
4023         snd_soc_update_bits(codec, WM8962_RIGHT_ADC_VOLUME,
4024                             WM8962_ADC_VU, WM8962_ADC_VU);
4025         snd_soc_update_bits(codec, WM8962_LEFT_DAC_VOLUME,
4026                             WM8962_DAC_VU, WM8962_DAC_VU);
4027         snd_soc_update_bits(codec, WM8962_RIGHT_DAC_VOLUME,
4028                             WM8962_DAC_VU, WM8962_DAC_VU);
4029         snd_soc_update_bits(codec, WM8962_SPKOUTL_VOLUME,
4030                             WM8962_SPKOUT_VU, WM8962_SPKOUT_VU);
4031         snd_soc_update_bits(codec, WM8962_SPKOUTR_VOLUME,
4032                             WM8962_SPKOUT_VU, WM8962_SPKOUT_VU);
4033         snd_soc_update_bits(codec, WM8962_HPOUTL_VOLUME,
4034                             WM8962_HPOUT_VU, WM8962_HPOUT_VU);
4035         snd_soc_update_bits(codec, WM8962_HPOUTR_VOLUME,
4036                             WM8962_HPOUT_VU, WM8962_HPOUT_VU);
4037
4038         /* Stereo control for EQ */
4039         snd_soc_update_bits(codec, WM8962_EQ1, WM8962_EQ_SHARED_COEFF, 0);
4040
4041         /* Don't debouce interrupts so we don't need SYSCLK */
4042         snd_soc_update_bits(codec, WM8962_IRQ_DEBOUNCE,
4043                             WM8962_FLL_LOCK_DB | WM8962_PLL3_LOCK_DB |
4044                             WM8962_PLL2_LOCK_DB | WM8962_TEMP_SHUT_DB,
4045                             0);
4046
4047         wm8962_add_widgets(codec);
4048
4049         /* Save boards having to disable DMIC when not in use */
4050         dmicclk = false;
4051         dmicdat = false;
4052         for (i = 0; i < WM8962_MAX_GPIO; i++) {
4053                 switch (snd_soc_read(codec, WM8962_GPIO_BASE + i)
4054                         & WM8962_GP2_FN_MASK) {
4055                 case WM8962_GPIO_FN_DMICCLK:
4056                         dmicclk = true;
4057                         break;
4058                 case WM8962_GPIO_FN_DMICDAT:
4059                         dmicdat = true;
4060                         break;
4061                 default:
4062                         break;
4063                 }
4064         }
4065         if (!dmicclk || !dmicdat) {
4066                 dev_dbg(codec->dev, "DMIC not in use, disabling\n");
4067                 snd_soc_dapm_nc_pin(&codec->dapm, "DMICDAT");
4068         }
4069         if (dmicclk != dmicdat)
4070                 dev_warn(codec->dev, "DMIC GPIOs partially configured\n");
4071
4072         wm8962_init_beep(codec);
4073         wm8962_init_gpio(codec);
4074
4075         if (wm8962->irq) {
4076                 if (pdata && pdata->irq_active_low) {
4077                         trigger = IRQF_TRIGGER_LOW;
4078                         irq_pol = WM8962_IRQ_POL;
4079                 } else {
4080                         trigger = IRQF_TRIGGER_HIGH;
4081                         irq_pol = 0;
4082                 }
4083
4084                 snd_soc_update_bits(codec, WM8962_INTERRUPT_CONTROL,
4085                                     WM8962_IRQ_POL, irq_pol);
4086
4087                 ret = request_threaded_irq(wm8962->irq, NULL, wm8962_irq,
4088                                            trigger | IRQF_ONESHOT,
4089                                            "wm8962", codec);
4090                 if (ret != 0) {
4091                         dev_err(codec->dev, "Failed to request IRQ %d: %d\n",
4092                                 wm8962->irq, ret);
4093                         wm8962->irq = 0;
4094                         /* Non-fatal */
4095                 } else {
4096                         /* Enable some IRQs by default */
4097                         snd_soc_update_bits(codec,
4098                                             WM8962_INTERRUPT_STATUS_2_MASK,
4099                                             WM8962_FLL_LOCK_EINT |
4100                                             WM8962_TEMP_SHUT_EINT |
4101                                             WM8962_FIFOS_ERR_EINT, 0);
4102                 }
4103         }
4104
4105         return 0;
4106 }
4107
4108 static int wm8962_remove(struct snd_soc_codec *codec)
4109 {
4110         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
4111         int i;
4112
4113         if (wm8962->irq)
4114                 free_irq(wm8962->irq, codec);
4115
4116         cancel_delayed_work_sync(&wm8962->mic_work);
4117
4118         wm8962_free_gpio(codec);
4119         wm8962_free_beep(codec);
4120         for (i = 0; i < ARRAY_SIZE(wm8962->supplies); i++)
4121                 regulator_unregister_notifier(wm8962->supplies[i].consumer,
4122                                               &wm8962->disable_nb[i]);
4123
4124         return 0;
4125 }
4126
4127 static struct snd_soc_codec_driver soc_codec_dev_wm8962 = {
4128         .probe =        wm8962_probe,
4129         .remove =       wm8962_remove,
4130         .set_bias_level = wm8962_set_bias_level,
4131         .set_pll = wm8962_set_fll,
4132 };
4133
4134 static const struct regmap_config wm8962_regmap = {
4135         .reg_bits = 16,
4136         .val_bits = 16,
4137
4138         .max_register = WM8962_MAX_REGISTER,
4139         .reg_defaults = wm8962_reg,
4140         .num_reg_defaults = ARRAY_SIZE(wm8962_reg),
4141         .volatile_reg = wm8962_volatile_register,
4142         .readable_reg = wm8962_readable_register,
4143         .cache_type = REGCACHE_RBTREE,
4144 };
4145
4146 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
4147 static __devinit int wm8962_i2c_probe(struct i2c_client *i2c,
4148                                       const struct i2c_device_id *id)
4149 {
4150         struct wm8962_priv *wm8962;
4151         unsigned int reg;
4152         int ret, i;
4153
4154         wm8962 = kzalloc(sizeof(struct wm8962_priv), GFP_KERNEL);
4155         if (wm8962 == NULL)
4156                 return -ENOMEM;
4157
4158         i2c_set_clientdata(i2c, wm8962);
4159
4160         INIT_DELAYED_WORK(&wm8962->mic_work, wm8962_mic_work);
4161         init_completion(&wm8962->fll_lock);
4162         wm8962->irq = i2c->irq;
4163
4164         for (i = 0; i < ARRAY_SIZE(wm8962->supplies); i++)
4165                 wm8962->supplies[i].supply = wm8962_supply_names[i];
4166
4167         ret = regulator_bulk_get(&i2c->dev, ARRAY_SIZE(wm8962->supplies),
4168                                  wm8962->supplies);
4169         if (ret != 0) {
4170                 dev_err(&i2c->dev, "Failed to request supplies: %d\n", ret);
4171                 goto err_alloc;
4172         }
4173
4174         ret = regulator_bulk_enable(ARRAY_SIZE(wm8962->supplies),
4175                                     wm8962->supplies);
4176         if (ret != 0) {
4177                 dev_err(&i2c->dev, "Failed to enable supplies: %d\n", ret);
4178                 goto err_get;
4179         }
4180
4181         wm8962->regmap = regmap_init_i2c(i2c, &wm8962_regmap);
4182         if (IS_ERR(wm8962->regmap)) {
4183                 ret = PTR_ERR(wm8962->regmap);
4184                 dev_err(&i2c->dev, "Failed to allocate regmap: %d\n", ret);
4185                 goto err_enable;
4186         }
4187
4188         /*
4189          * We haven't marked the chip revision as volatile due to
4190          * sharing a register with the right input volume; explicitly
4191          * bypass the cache to read it.
4192          */
4193         regcache_cache_bypass(wm8962->regmap, true);
4194
4195         ret = regmap_read(wm8962->regmap, WM8962_SOFTWARE_RESET, &reg);
4196         if (ret < 0) {
4197                 dev_err(&i2c->dev, "Failed to read ID register\n");
4198                 goto err_regmap;
4199         }
4200         if (reg != 0x6243) {
4201                 dev_err(&i2c->dev,
4202                         "Device is not a WM8962, ID %x != 0x6243\n", ret);
4203                 ret = -EINVAL;
4204                 goto err_regmap;
4205         }
4206
4207         ret = regmap_read(wm8962->regmap, WM8962_RIGHT_INPUT_VOLUME, &reg);
4208         if (ret < 0) {
4209                 dev_err(&i2c->dev, "Failed to read device revision: %d\n",
4210                         ret);
4211                 goto err_regmap;
4212         }
4213
4214         dev_info(&i2c->dev, "customer id %x revision %c\n",
4215                  (reg & WM8962_CUST_ID_MASK) >> WM8962_CUST_ID_SHIFT,
4216                  ((reg & WM8962_CHIP_REV_MASK) >> WM8962_CHIP_REV_SHIFT)
4217                  + 'A');
4218
4219         regcache_cache_bypass(wm8962->regmap, false);
4220
4221         ret = wm8962_reset(wm8962);
4222         if (ret < 0) {
4223                 dev_err(&i2c->dev, "Failed to issue reset\n");
4224                 goto err_regmap;
4225         }
4226
4227         regcache_cache_only(wm8962->regmap, true);
4228
4229         ret = snd_soc_register_codec(&i2c->dev,
4230                                      &soc_codec_dev_wm8962, &wm8962_dai, 1);
4231         if (ret < 0)
4232                 goto err_regmap;
4233
4234         /* The drivers should power up as needed */
4235         regulator_bulk_disable(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
4236
4237         return 0;
4238
4239 err_regmap:
4240         regmap_exit(wm8962->regmap);
4241 err_enable:
4242         regulator_bulk_disable(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
4243 err_get:
4244         regulator_bulk_free(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
4245 err_alloc:
4246         kfree(wm8962);
4247         return ret;
4248 }
4249
4250 static __devexit int wm8962_i2c_remove(struct i2c_client *client)
4251 {
4252         struct wm8962_priv *wm8962 = dev_get_drvdata(&client->dev);
4253
4254         snd_soc_unregister_codec(&client->dev);
4255         regmap_exit(wm8962->regmap);
4256         regulator_bulk_free(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
4257         kfree(i2c_get_clientdata(client));
4258         return 0;
4259 }
4260
4261 static const struct i2c_device_id wm8962_i2c_id[] = {
4262         { "wm8962", 0 },
4263         { }
4264 };
4265 MODULE_DEVICE_TABLE(i2c, wm8962_i2c_id);
4266
4267 static struct i2c_driver wm8962_i2c_driver = {
4268         .driver = {
4269                 .name = "wm8962",
4270                 .owner = THIS_MODULE,
4271         },
4272         .probe =    wm8962_i2c_probe,
4273         .remove =   __devexit_p(wm8962_i2c_remove),
4274         .id_table = wm8962_i2c_id,
4275 };
4276 #endif
4277
4278 static int __init wm8962_modinit(void)
4279 {
4280         int ret;
4281 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
4282         ret = i2c_add_driver(&wm8962_i2c_driver);
4283         if (ret != 0) {
4284                 printk(KERN_ERR "Failed to register WM8962 I2C driver: %d\n",
4285                        ret);
4286         }
4287 #endif
4288         return 0;
4289 }
4290 module_init(wm8962_modinit);
4291
4292 static void __exit wm8962_exit(void)
4293 {
4294 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
4295         i2c_del_driver(&wm8962_i2c_driver);
4296 #endif
4297 }
4298 module_exit(wm8962_exit);
4299
4300 MODULE_DESCRIPTION("ASoC WM8962 driver");
4301 MODULE_AUTHOR("Mark Brown <broonie@opensource.wolfsonmicro.com>");
4302 MODULE_LICENSE("GPL");