]> git.karo-electronics.de Git - karo-tx-linux.git/commitdiff
m68knommu: move ColdFire DMA register addresses to per-cpu headers
authorGreg Ungerer <gerg@uclinux.org>
Sat, 5 Mar 2011 14:54:36 +0000 (00:54 +1000)
committerGreg Ungerer <gerg@uclinux.org>
Tue, 15 Mar 2011 11:01:54 +0000 (21:01 +1000)
The base addresses of the ColdFire DMA unit registers belong with
all the other address definitions in the per-cpu headers. The current
definitions assume they are relative to an MBAR register. Not all
ColdFire CPUs have an MBAR register. A clean address define can only
be acheived in the per-cpu headers along with all the other chips
peripheral base addresses.

Signed-off-by: Greg Ungerer <gerg@uclinux.org>
arch/m68k/include/asm/m5206sim.h
arch/m68k/include/asm/m523xsim.h
arch/m68k/include/asm/m5249sim.h
arch/m68k/include/asm/m5272sim.h
arch/m68k/include/asm/m527xsim.h
arch/m68k/include/asm/m528xsim.h
arch/m68k/include/asm/m5307sim.h
arch/m68k/include/asm/m5407sim.h
arch/m68k/include/asm/mcfdma.h
arch/m68knommu/platform/coldfire/dma.c

index 561b03b5ddf8474b6b231c4b1233d720d5cc31e2..6fb656f18455439f39baa96e8dd7af556d145dee 100644 (file)
@@ -92,6 +92,9 @@
 #define        MCFSIM_PADDR            (MCF_MBAR + 0x1c5)      /* Parallel Direction (r/w) */
 #define        MCFSIM_PADAT            (MCF_MBAR + 0x1c9)      /* Parallel Port Value (r/w) */
 
+#define        MCFDMA_BASE0            (MCF_MBAR + 0x200)      /* Base address DMA 0 */
+#define        MCFDMA_BASE1            (MCF_MBAR + 0x240)      /* Base address DMA 1 */
+
 #if defined(CONFIG_NETtel)
 #define        MCFUART_BASE1           0x180           /* Base address of UART1 */
 #define        MCFUART_BASE2           0x140           /* Base address of UART2 */
index 6e5c17a4bcb57c61d15fd3ab853ec6093413581f..89067bd041503efc794746554c5fe292a60b56b3 100644 (file)
 */
 #define        MCFGPIO_PAR_QSPI        (MCF_IPSBAR + 0x10004A)
 #define        MCFGPIO_PAR_TIMER       (MCF_IPSBAR + 0x10004C)
+
+/*
+ * DMA unit base addresses.
+ */
+#define        MCFDMA_BASE0            (MCF_IPSBAR + 0x100)
+#define        MCFDMA_BASE1            (MCF_IPSBAR + 0x140)
+#define        MCFDMA_BASE2            (MCF_IPSBAR + 0x180)
+#define        MCFDMA_BASE3            (MCF_IPSBAR + 0x1C0)
+
 /****************************************************************************/
 #endif /* m523xsim_h */
index 6698b05810408887e5f9fc0af9764a74646cb1e2..aefb83ef8392dae9f1a31264577f7866baed7b98 100644 (file)
 #define MCFUART_BASE1          0x1c0           /* Base address of UART1 */
 #define MCFUART_BASE2          0x200           /* Base address of UART2 */
 
+/*
+ *     DMA unit base addresses.
+ */
+#define MCFDMA_BASE0           (MCF_MBAR + 0x300)      /* Base address DMA 0 */
+#define MCFDMA_BASE1           (MCF_MBAR + 0x340)      /* Base address DMA 1 */
+#define MCFDMA_BASE2           (MCF_MBAR + 0x380)      /* Base address DMA 2 */
+#define MCFDMA_BASE3           (MCF_MBAR + 0x3C0)      /* Base address DMA 3 */
+
 /*
  *     Some symbol defines for the above...
  */
index b7cc50abc8315e3f677c4a54e0d576b8d1709514..3b43fee725733f18b584deff2ef939e5a3600fb1 100644 (file)
@@ -80,6 +80,8 @@
 #define        MCFSIM_PCDAT            (MCF_MBAR + 0x96) /* Port C Data (r/w) */
 #define        MCFSIM_PDCNT            (MCF_MBAR + 0x98) /* Port D Control (r/w) */
 
+#define        MCFDMA_BASE0            (MCF_MBAR + 0xe0) /* Base address DMA 0 */
+
 /*
  *     Define system peripheral IRQ usage.
  */
index d299552ab5b0713aecb41bc813af94715f83edfb..04b8c103095d4336d97a46aedf23879c9e32561c 100644 (file)
 #define        MCFSIM_DMR1             0x5c            /* SDRAM address mask 1 */
 #endif
 
+/*
+ *     DMA unit base addresses.
+ */
+#define        MCFDMA_BASE0            (MCF_IPSBAR + 0x100)
+#define        MCFDMA_BASE1            (MCF_IPSBAR + 0x140)
+#define        MCFDMA_BASE2            (MCF_IPSBAR + 0x180)
+#define        MCFDMA_BASE3            (MCF_IPSBAR + 0x1C0)
+
 /*
  *     UART module.
  */
index d7c92419f2b569e76db1228f182c7cb139e0a518..87c0cce59057e522a577032621f6f65264350a69 100644 (file)
 #define        MCFSIM_DACR1            0x50            /* SDRAM base address 1 */
 #define        MCFSIM_DMR1             0x54            /* SDRAM address mask 1 */
 
+/*
+ *     DMA unit base addresses.
+ */
+#define        MCFDMA_BASE0            (MCF_IPSBAR + 0x00000100)
+#define        MCFDMA_BASE1            (MCF_IPSBAR + 0x00000140)
+#define        MCFDMA_BASE2            (MCF_IPSBAR + 0x00000180)
+#define        MCFDMA_BASE3            (MCF_IPSBAR + 0x000001C0)
+
 /*
  *     UART module.
  */
index 0bf57397e7a9916b33bc2d193e8198a203b4a45c..39285769c0e21dfcac11d44c80b72497aea13e6b 100644 (file)
 #define        MCFSIM_PADDR            (MCF_MBAR + 0x244)
 #define        MCFSIM_PADAT            (MCF_MBAR + 0x248)
 
+/*
+ *  DMA unit base addresses.
+ */
+#define MCFDMA_BASE0           (MCF_MBAR + 0x300)      /* Base address DMA 0 */
+#define MCFDMA_BASE1           (MCF_MBAR + 0x340)      /* Base address DMA 1 */
+#define MCFDMA_BASE2           (MCF_MBAR + 0x380)      /* Base address DMA 2 */
+#define MCFDMA_BASE3           (MCF_MBAR + 0x3C0)      /* Base address DMA 3 */
+
 /*
  *  UART module.
  */
index 75f5c28a551d996c0dd128cef99fcb56fe2095c0..70181727326f98b37ba2379ae39b2c2e3cca3251 100644 (file)
 #define        MCFSIM_PADDR            (MCF_MBAR + 0x244)
 #define        MCFSIM_PADAT            (MCF_MBAR + 0x248)
 
+/*
+ *     DMA unit base addresses.
+ */
+#define MCFDMA_BASE0           (MCF_MBAR + 0x300)      /* Base address DMA 0 */
+#define MCFDMA_BASE1           (MCF_MBAR + 0x340)      /* Base address DMA 1 */
+#define MCFDMA_BASE2           (MCF_MBAR + 0x380)      /* Base address DMA 2 */
+#define MCFDMA_BASE3           (MCF_MBAR + 0x3C0)      /* Base address DMA 3 */
+
 /*
  * Generic GPIO support
  */
index 705c52c79cd849334e3f48a78944e4957da92cf4..10bc7e391c149fce54aef10aa84b633b1f6fd13d 100644 (file)
 #define        mcfdma_h
 /****************************************************************************/
 
-
-/*
- *     Get address specific defines for this Coldfire member.
- */
-#if defined(CONFIG_M5206) || defined(CONFIG_M5206e)
-#define        MCFDMA_BASE0            0x200           /* Base address of DMA 0 */
-#define        MCFDMA_BASE1            0x240           /* Base address of DMA 1 */
-#elif defined(CONFIG_M5272)
-#define        MCFDMA_BASE0            0x0e0           /* Base address of DMA 0 */
-#elif defined(CONFIG_M523x) || defined(CONFIG_M527x) || defined(CONFIG_M528x)
-/* These are relative to the IPSBAR, not MBAR */
-#define        MCFDMA_BASE0            0x100           /* Base address of DMA 0 */
-#define        MCFDMA_BASE1            0x140           /* Base address of DMA 1 */
-#define        MCFDMA_BASE2            0x180           /* Base address of DMA 2 */
-#define        MCFDMA_BASE3            0x1C0           /* Base address of DMA 3 */
-#elif defined(CONFIG_M5249) || defined(CONFIG_M5307) || defined(CONFIG_M5407)
-#define        MCFDMA_BASE0            0x300           /* Base address of DMA 0 */
-#define        MCFDMA_BASE1            0x340           /* Base address of DMA 1 */
-#define        MCFDMA_BASE2            0x380           /* Base address of DMA 2 */
-#define        MCFDMA_BASE3            0x3C0           /* Base address of DMA 3 */
-#endif
-
-
 #if !defined(CONFIG_M5272)
 
 /*
index 2b30cf1b8f7784dbd984e21b33a4b1cc89cee512..e88b95e2cc6227475934938ede809416793cc05c 100644 (file)
  */
 unsigned int dma_base_addr[MAX_M68K_DMA_CHANNELS] = {
 #ifdef MCFDMA_BASE0
-       MCF_MBAR + MCFDMA_BASE0,
+       MCFDMA_BASE0,
 #endif
 #ifdef MCFDMA_BASE1
-       MCF_MBAR + MCFDMA_BASE1,
+       MCFDMA_BASE1,
 #endif
 #ifdef MCFDMA_BASE2
-       MCF_MBAR + MCFDMA_BASE2,
+       MCFDMA_BASE2,
 #endif
 #ifdef MCFDMA_BASE3
-       MCF_MBAR + MCFDMA_BASE3,
+       MCFDMA_BASE3,
 #endif
 };