}
}
-#if defined(CONFIG_MX53) || defined(CONFIG_MX6Q)
+#if defined(CONFIG_MX53) || defined(CONFIG_MX6)
#if defined(CONFIG_MX53)
#define MEMCTL_BASE ESDCTL_BASE_ADDR;
#else
#define GPTCR_CLKSOURCE_IPG (1 << 6) /* Clock source */
#define GPTCR_CLKSOURCE_CKIH (2 << 6)
#define GPTCR_CLKSOURCE_32kHz (4 << 6)
-#ifdef CONFIG_MX6Q
+#ifdef CONFIG_MX6
#define GPTCR_CLKSOURCE_OSC_DIV_8 (5 << 6)
#define GPTCR_CLKSOURCE_OSC (7 << 6)
#else
defined(CONFIG_MX53) || defined(CONFIG_MX6)
[3] = GPIO4_BASE_ADDR,
#endif
-#if defined(CONFIG_MX27) || defined(CONFIG_MX53) || defined(CONFIG_MX6Q)
+#if defined(CONFIG_MX27) || defined(CONFIG_MX53) || defined(CONFIG_MX6)
[4] = GPIO5_BASE_ADDR,
[5] = GPIO6_BASE_ADDR,
#endif
-#if defined(CONFIG_MX53) || defined(CONFIG_MX6Q)
+#if defined(CONFIG_MX53) || defined(CONFIG_MX6)
[6] = GPIO7_BASE_ADDR,
#endif
};
#define MXS_NAND_DMA_DESCRIPTOR_COUNT 4
-#ifndef CONFIG_MX6Q
+#ifndef CONFIG_MX6
#define MXS_NAND_CHUNK_DATA_CHUNK_SIZE 512
#else
#define MXS_NAND_CHUNK_DATA_CHUNK_SIZE (512 / 4)
/*
* Ka-Ro TX6Q board - SoC configuration
*/
+#define CONFIG_MX6
#define CONFIG_MX6Q
#define CONFIG_SYS_MX6_HCLK 24000000
#define CONFIG_SYS_MX6_CLK32 32768