]> git.karo-electronics.de Git - karo-tx-linux.git/commit
MIPS: c-r4k: Fix cache flushing for MT cores
authorMarkos Chandras <markos.chandras@imgtec.com>
Fri, 10 Jul 2015 08:29:10 +0000 (09:29 +0100)
committerRalf Baechle <ralf@linux-mips.org>
Fri, 10 Jul 2015 08:59:16 +0000 (10:59 +0200)
commitcccf34e9411c41b0cbfb41980fe55fc8e7c98fd2
tree7e210c9313ddac303a47a6b527935f4b00ee3fa7
parent1c885357da2d3cf62132e611c0beaf4cdf607dd9
MIPS: c-r4k: Fix cache flushing for MT cores

MT_SMP is not the only SMP option for MT cores. The MT_SMP option
allows more than one VPE per core to appear as a secondary CPU in the
system. Because of how CM works, it propagates the address-based
cache ops to the secondary cores but not the index-based ones.
Because of that, the code does not use IPIs to flush the L1 caches on
secondary cores because the CM would have done that already. However,
the CM functionality is independent of the type of SMP kernel so even in
non-MT kernels, IPIs are not necessary. As a result of which, we change
the conditional to depend on the CM presence. Moreover, since VPEs on
the same core share the same L1 caches, there is no need to send an
IPI on all of them so we calculate a suitable cpumask with only one
VPE per core.

Signed-off-by: Markos Chandras <markos.chandras@imgtec.com>
Cc: <stable@vger.kernel.org> # 3.15+
Cc: linux-mips@linux-mips.org
Patchwork: https://patchwork.linux-mips.org/patch/10654/
Signed-off-by: Ralf Baechle <ralf@linux-mips.org>
arch/mips/include/asm/smp.h
arch/mips/kernel/smp.c
arch/mips/mm/c-r4k.c