]> git.karo-electronics.de Git - mv-sheeva.git/blobdiff - arch/arm/mach-msm/include/mach/msm_iomap-8x60.h
Merge tag 'v2.6.37' of git://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux-2.6
[mv-sheeva.git] / arch / arm / mach-msm / include / mach / msm_iomap-8x60.h
diff --git a/arch/arm/mach-msm/include/mach/msm_iomap-8x60.h b/arch/arm/mach-msm/include/mach/msm_iomap-8x60.h
new file mode 100644 (file)
index 0000000..45bab50
--- /dev/null
@@ -0,0 +1,101 @@
+/*
+ * Copyright (C) 2007 Google, Inc.
+ * Copyright (c) 2008-2010, Code Aurora Forum. All rights reserved.
+ * Author: Brian Swetland <swetland@google.com>
+ *
+ * This software is licensed under the terms of the GNU General Public
+ * License version 2, as published by the Free Software Foundation, and
+ * may be copied, distributed, and modified under those terms.
+ *
+ * This program is distributed in the hope that it will be useful,
+ * but WITHOUT ANY WARRANTY; without even the implied warranty of
+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
+ * GNU General Public License for more details.
+ *
+ *
+ * The MSM peripherals are spread all over across 768MB of physical
+ * space, which makes just having a simple IO_ADDRESS macro to slide
+ * them into the right virtual location rough.  Instead, we will
+ * provide a master phys->virt mapping for peripherals here.
+ *
+ */
+
+#ifndef __ASM_ARCH_MSM_IOMAP_8X60_H
+#define __ASM_ARCH_MSM_IOMAP_8X60_H
+
+/* Physical base address and size of peripherals.
+ * Ordered by the virtual base addresses they will be mapped at.
+ *
+ * MSM_VIC_BASE must be an value that can be loaded via a "mov"
+ * instruction, otherwise entry-macro.S will not compile.
+ *
+ * If you add or remove entries here, you'll want to edit the
+ * msm_io_desc array in arch/arm/mach-msm/io.c to reflect your
+ * changes.
+ *
+ */
+
+#define MSM_QGIC_DIST_BASE     IOMEM(0xF0000000)
+#define MSM_QGIC_DIST_PHYS     0x02080000
+#define MSM_QGIC_DIST_SIZE     SZ_4K
+
+#define MSM_QGIC_CPU_BASE      IOMEM(0xF0001000)
+#define MSM_QGIC_CPU_PHYS      0x02081000
+#define MSM_QGIC_CPU_SIZE      SZ_4K
+
+#define MSM_ACC_BASE           IOMEM(0xF0002000)
+#define MSM_ACC_PHYS           0x02001000
+#define MSM_ACC_SIZE           SZ_4K
+
+#define MSM_GCC_BASE           IOMEM(0xF0003000)
+#define MSM_GCC_PHYS           0x02082000
+#define MSM_GCC_SIZE           SZ_4K
+
+#define MSM_TLMM_BASE          IOMEM(0xF0004000)
+#define MSM_TLMM_PHYS          0x00800000
+#define MSM_TLMM_SIZE          SZ_16K
+
+#define MSM_SHARED_RAM_BASE    IOMEM(0xF0100000)
+#define MSM_SHARED_RAM_SIZE    SZ_1M
+
+#define MSM_TMR_BASE           IOMEM(0xF0200000)
+#define MSM_TMR_PHYS           0x02000000
+#define MSM_TMR_SIZE           (SZ_1M)
+
+#define MSM_GPT_BASE           (MSM_TMR_BASE + 0x4)
+#define MSM_DGT_BASE           (MSM_TMR_BASE + 0x24)
+
+#define MSM_IOMMU_JPEGD_PHYS   0x07300000
+#define MSM_IOMMU_JPEGD_SIZE   SZ_1M
+
+#define MSM_IOMMU_VPE_PHYS     0x07400000
+#define MSM_IOMMU_VPE_SIZE     SZ_1M
+
+#define MSM_IOMMU_MDP0_PHYS    0x07500000
+#define MSM_IOMMU_MDP0_SIZE    SZ_1M
+
+#define MSM_IOMMU_MDP1_PHYS    0x07600000
+#define MSM_IOMMU_MDP1_SIZE    SZ_1M
+
+#define MSM_IOMMU_ROT_PHYS     0x07700000
+#define MSM_IOMMU_ROT_SIZE     SZ_1M
+
+#define MSM_IOMMU_IJPEG_PHYS   0x07800000
+#define MSM_IOMMU_IJPEG_SIZE   SZ_1M
+
+#define MSM_IOMMU_VFE_PHYS     0x07900000
+#define MSM_IOMMU_VFE_SIZE     SZ_1M
+
+#define MSM_IOMMU_VCODEC_A_PHYS        0x07A00000
+#define MSM_IOMMU_VCODEC_A_SIZE        SZ_1M
+
+#define MSM_IOMMU_VCODEC_B_PHYS        0x07B00000
+#define MSM_IOMMU_VCODEC_B_SIZE        SZ_1M
+
+#define MSM_IOMMU_GFX3D_PHYS   0x07C00000
+#define MSM_IOMMU_GFX3D_SIZE   SZ_1M
+
+#define MSM_IOMMU_GFX2D0_PHYS  0x07D00000
+#define MSM_IOMMU_GFX2D0_SIZE  SZ_1M
+
+#endif