arch/x86/kernel/smpboot.c

   1  /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  43
  44 #include <linux/init.h>
  45 #include <linux/smp.h>
  46 #include <linux/module.h>
  47 #include <linux/sched.h>
  48 #include <linux/percpu.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/err.h>
  51 #include <linux/nmi.h>
  52 #include <linux/tboot.h>
  53 #include <linux/stackprotector.h>
  54 #include <linux/gfp.h>
  55 #include <linux/cpuidle.h>
  56
  57 #include <asm/acpi.h>
  58 #include <asm/desc.h>
  59 #include <asm/nmi.h>
  60 #include <asm/irq.h>
  61 #include <asm/idle.h>
  62 #include <asm/realmode.h>
  63 #include <asm/cpu.h>
  64 #include <asm/numa.h>
  65 #include <asm/pgtable.h>
  66 #include <asm/tlbflush.h>
  67 #include <asm/mtrr.h>
  68 #include <asm/mwait.h>
  69 #include <asm/apic.h>
  70 #include <asm/io_apic.h>
  71 #include <asm/i387.h>
  72 #include <asm/fpu-internal.h>
  73 #include <asm/setup.h>
  74 #include <asm/uv/uv.h>
  75 #include <linux/mc146818rtc.h>
  76 #include <asm/smpboot_hooks.h>
  77 #include <asm/i8259.h>
  78 #include <asm/realmode.h>
  79 #include <asm/misc.h>
  80
  81 /* State of each CPU */
  82 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  83
  84 #ifdef CONFIG_HOTPLUG_CPU
  85 /*
  86  * We need this for trampoline_base protection from concurrent accesses when
  87  * off- and onlining cores wildly.
  88  */
  89 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  90
  91 void cpu_hotplug_driver_lock(void)
  92 {
  93         mutex_lock(&x86_cpu_hotplug_driver_mutex);
  94 }
  95
  96 void cpu_hotplug_driver_unlock(void)
  97 {
  98         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
  99 }
 100
 101 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 102 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 103 #endif
 104
 105 /* Number of siblings per CPU package */
 106 int smp_num_siblings = 1;
 107 EXPORT_SYMBOL(smp_num_siblings);
 108
 109 /* Last level cache ID of each logical CPU */
 110 DEFINE_PER_CPU_READ_MOSTLY(u16, cpu_llc_id) = BAD_APICID;
 111
 112 /* representing HT siblings of each logical CPU */
 113 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
 114 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 115
 116 /* representing HT and core siblings of each logical CPU */
 117 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
 118 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 119
 120 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
 121
 122 /* Per CPU bogomips and other parameters */
 123 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 124 EXPORT_PER_CPU_SYMBOL(cpu_info);
 125
 126 atomic_t init_deasserted;
 127
 128 /*
 129  * Report back to the Boot Processor during boot time or to the caller processor
 130  * during CPU online.
 131  */
 132 static void smp_callin(void)
 133 {
 134         int cpuid, phys_id;
 135         unsigned long timeout;
 136
 137         /*
 138          * If waken up by an INIT in an 82489DX configuration
 139          * we may get here before an INIT-deassert IPI reaches
 140          * our local APIC.  We have to wait for the IPI or we'll
 141          * lock up on an APIC access.
 142          *
 143          * Since CPU0 is not wakened up by INIT, it doesn't wait for the IPI.
 144          */
 145         cpuid = smp_processor_id();
 146         if (apic->wait_for_init_deassert && cpuid != 0)
 147                 apic->wait_for_init_deassert(&init_deasserted);
 148
 149         /*
 150          * (This works even if the APIC is not enabled.)
 151          */
 152         phys_id = read_apic_id();
 153         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 154                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 155                                         phys_id, cpuid);
 156         }
 157         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 158
 159         /*
 160          * STARTUP IPIs are fragile beasts as they might sometimes
 161          * trigger some glue motherboard logic. Complete APIC bus
 162          * silence for 1 second, this overestimates the time the
 163          * boot CPU is spending to send the up to 2 STARTUP IPIs
 164          * by a factor of two. This should be enough.
 165          */
 166
 167         /*
 168          * Waiting 2s total for startup (udelay is not yet working)
 169          */
 170         timeout = jiffies + 2*HZ;
 171         while (time_before(jiffies, timeout)) {
 172                 /*
 173                  * Has the boot CPU finished it's STARTUP sequence?
 174                  */
 175                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 176                         break;
 177                 cpu_relax();
 178         }
 179
 180         if (!time_before(jiffies, timeout)) {
 181                 panic("%s: CPU%d started up but did not get a callout!\n",
 182                       __func__, cpuid);
 183         }
 184
 185         /*
 186          * the boot CPU has finished the init stage and is spinning
 187          * on callin_map until we finish. We are free to set up this
 188          * CPU, first the APIC. (this is probably redundant on most
 189          * boards)
 190          */
 191
 192         pr_debug("CALLIN, before setup_local_APIC()\n");
 193         if (apic->smp_callin_clear_local_apic)
 194                 apic->smp_callin_clear_local_apic();
 195         setup_local_APIC();
 196         end_local_APIC_setup();
 197
 198         /*
 199          * Need to setup vector mappings before we enable interrupts.
 200          */
 201         setup_vector_irq(smp_processor_id());
 202
 203         /*
 204          * Save our processor parameters. Note: this information
 205          * is needed for clock calibration.
 206          */
 207         smp_store_cpu_info(cpuid);
 208
 209         /*
 210          * Get our bogomips.
 211          * Update loops_per_jiffy in cpu_data. Previous call to
 212          * smp_store_cpu_info() stored a value that is close but not as
 213          * accurate as the value just calculated.
 214          */
 215         calibrate_delay();
 216         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 217         pr_debug("Stack at about %p\n", &cpuid);
 218
 219         /*
 220          * This must be done before setting cpu_online_mask
 221          * or calling notify_cpu_starting.
 222          */
 223         set_cpu_sibling_map(raw_smp_processor_id());
 224         wmb();
 225
 226         notify_cpu_starting(cpuid);
 227
 228         /*
 229          * Allow the master to continue.
 230          */
 231         cpumask_set_cpu(cpuid, cpu_callin_mask);
 232 }
 233
 234 static int cpu0_logical_apicid;
 235 static int enable_start_cpu0;
 236 /*
 237  * Activate a secondary processor.
 238  */
 239 static void notrace start_secondary(void *unused)
 240 {
 241         /*
 242          * Don't put *anything* before cpu_init(), SMP booting is too
 243          * fragile that we want to limit the things done here to the
 244          * most necessary things.
 245          */
 246         cpu_init();
 247         x86_cpuinit.early_percpu_clock_init();
 248         preempt_disable();
 249         smp_callin();
 250
 251         enable_start_cpu0 = 0;
 252
 253 #ifdef CONFIG_X86_32
 254         /* switch away from the initial page table */
 255         load_cr3(swapper_pg_dir);
 256         __flush_tlb_all();
 257 #endif
 258
 259         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 260         barrier();
 261         /*
 262          * Check TSC synchronization with the BP:
 263          */
 264         check_tsc_sync_target();
 265
 266         /*
 267          * We need to hold vector_lock so there the set of online cpus
 268          * does not change while we are assigning vectors to cpus.  Holding
 269          * this lock ensures we don't half assign or remove an irq from a cpu.
 270          */
 271         lock_vector_lock();
 272         set_cpu_online(smp_processor_id(), true);
 273         unlock_vector_lock();
 274         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 275         x86_platform.nmi_init();
 276
 277         /* enable local interrupts */
 278         local_irq_enable();
 279
 280         /* to prevent fake stack check failure in clock setup */
 281         boot_init_stack_canary();
 282
 283         x86_cpuinit.setup_percpu_clockev();
 284
 285         wmb();
 286         cpu_startup_entry(CPUHP_ONLINE);
 287 }
 288
 289 void __init smp_store_boot_cpu_info(void)
 290 {
 291         int id = 0; /* CPU 0 */
 292         struct cpuinfo_x86 *c = &cpu_data(id);
 293
 294         *c = boot_cpu_data;
 295         c->cpu_index = id;
 296 }
 297
 298 /*
 299  * The bootstrap kernel entry code has set these up. Save them for
 300  * a given CPU
 301  */
 302 void smp_store_cpu_info(int id)
 303 {
 304         struct cpuinfo_x86 *c = &cpu_data(id);
 305
 306         *c = boot_cpu_data;
 307         c->cpu_index = id;
 308         /*
 309          * During boot time, CPU0 has this setup already. Save the info when
 310          * bringing up AP or offlined CPU0.
 311          */
 312         identify_secondary_cpu(c);
 313 }
 314
 315 static bool
 316 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 317 {
 318         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 319
 320         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 321                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 322                 "[node: %d != %d]. Ignoring dependency.\n",
 323                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 324 }
 325
 326 #define link_mask(_m, c1, c2)                                           \
 327 do {                                                                    \
 328         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 329         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 330 } while (0)
 331
 332 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 333 {
 334         if (cpu_has_topoext) {
 335                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 336
 337                 if (c->phys_proc_id == o->phys_proc_id &&
 338                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 339                     c->compute_unit_id == o->compute_unit_id)
 340                         return topology_sane(c, o, "smt");
 341
 342         } else if (c->phys_proc_id == o->phys_proc_id &&
 343                    c->cpu_core_id == o->cpu_core_id) {
 344                 return topology_sane(c, o, "smt");
 345         }
 346
 347         return false;
 348 }
 349
 350 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 351 {
 352         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 353
 354         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 355             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 356                 return topology_sane(c, o, "llc");
 357
 358         return false;
 359 }
 360
 361 static bool match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 362 {
 363         if (c->phys_proc_id == o->phys_proc_id) {
 364                 if (cpu_has(c, X86_FEATURE_AMD_DCM))
 365                         return true;
 366
 367                 return topology_sane(c, o, "mc");
 368         }
 369         return false;
 370 }
 371
 372 void set_cpu_sibling_map(int cpu)
 373 {
 374         bool has_smt = smp_num_siblings > 1;
 375         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
 376         struct cpuinfo_x86 *c = &cpu_data(cpu);
 377         struct cpuinfo_x86 *o;
 378         int i;
 379
 380         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 381
 382         if (!has_mp) {
 383                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 384                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 385                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 386                 c->booted_cores = 1;
 387                 return;
 388         }
 389
 390         for_each_cpu(i, cpu_sibling_setup_mask) {
 391                 o = &cpu_data(i);
 392
 393                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 394                         link_mask(sibling, cpu, i);
 395
 396                 if ((i == cpu) || (has_mp && match_llc(c, o)))
 397                         link_mask(llc_shared, cpu, i);
 398
 399         }
 400
 401         /*
 402          * This needs a separate iteration over the cpus because we rely on all
 403          * cpu_sibling_mask links to be set-up.
 404          */
 405         for_each_cpu(i, cpu_sibling_setup_mask) {
 406                 o = &cpu_data(i);
 407
 408                 if ((i == cpu) || (has_mp && match_mc(c, o))) {
 409                         link_mask(core, cpu, i);
 410
 411                         /*
 412                          *  Does this new cpu bringup a new core?
 413                          */
 414                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 415                                 /*
 416                                  * for each core in package, increment
 417                                  * the booted_cores for this new cpu
 418                                  */
 419                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 420                                         c->booted_cores++;
 421                                 /*
 422                                  * increment the core count for all
 423                                  * the other cpus in this package
 424                                  */
 425                                 if (i != cpu)
 426                                         cpu_data(i).booted_cores++;
 427                         } else if (i != cpu && !c->booted_cores)
 428                                 c->booted_cores = cpu_data(i).booted_cores;
 429                 }
 430         }
 431 }
 432
 433 /* maps the cpu to the sched domain representing multi-core */
 434 const struct cpumask *cpu_coregroup_mask(int cpu)
 435 {
 436         return cpu_llc_shared_mask(cpu);
 437 }
 438
 439 static void impress_friends(void)
 440 {
 441         int cpu;
 442         unsigned long bogosum = 0;
 443         /*
 444          * Allow the user to impress friends.
 445          */
 446         pr_debug("Before bogomips\n");
 447         for_each_possible_cpu(cpu)
 448                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 449                         bogosum += cpu_data(cpu).loops_per_jiffy;
 450         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
 451                 num_online_cpus(),
 452                 bogosum/(500000/HZ),
 453                 (bogosum/(5000/HZ))%100);
 454
 455         pr_debug("Before bogocount - setting activated=1\n");
 456 }
 457
 458 void __inquire_remote_apic(int apicid)
 459 {
 460         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 461         const char * const names[] = { "ID", "VERSION", "SPIV" };
 462         int timeout;
 463         u32 status;
 464
 465         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
 466
 467         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 468                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
 469
 470                 /*
 471                  * Wait for idle.
 472                  */
 473                 status = safe_apic_wait_icr_idle();
 474                 if (status)
 475                         pr_cont("a previous APIC delivery may have failed\n");
 476
 477                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 478
 479                 timeout = 0;
 480                 do {
 481                         udelay(100);
 482                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 483                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 484
 485                 switch (status) {
 486                 case APIC_ICR_RR_VALID:
 487                         status = apic_read(APIC_RRR);
 488                         pr_cont("%08x\n", status);
 489                         break;
 490                 default:
 491                         pr_cont("failed\n");
 492                 }
 493         }
 494 }
 495
 496 /*
 497  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 498  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 499  * won't ... remember to clear down the APIC, etc later.
 500  */
 501 int
 502 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
 503 {
 504         unsigned long send_status, accept_status = 0;
 505         int maxlvt;
 506
 507         /* Target chip */
 508         /* Boot on the stack */
 509         /* Kick the second */
 510         apic_icr_write(APIC_DM_NMI | apic->dest_logical, apicid);
 511
 512         pr_debug("Waiting for send to finish...\n");
 513         send_status = safe_apic_wait_icr_idle();
 514
 515         /*
 516          * Give the other CPU some time to accept the IPI.
 517          */
 518         udelay(200);
 519         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 520                 maxlvt = lapic_get_maxlvt();
 521                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 522                         apic_write(APIC_ESR, 0);
 523                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 524         }
 525         pr_debug("NMI sent\n");
 526
 527         if (send_status)
 528                 pr_err("APIC never delivered???\n");
 529         if (accept_status)
 530                 pr_err("APIC delivery error (%lx)\n", accept_status);
 531
 532         return (send_status | accept_status);
 533 }
 534
 535 static int
 536 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 537 {
 538         unsigned long send_status, accept_status = 0;
 539         int maxlvt, num_starts, j;
 540
 541         maxlvt = lapic_get_maxlvt();
 542
 543         /*
 544          * Be paranoid about clearing APIC errors.
 545          */
 546         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 547                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 548                         apic_write(APIC_ESR, 0);
 549                 apic_read(APIC_ESR);
 550         }
 551
 552         pr_debug("Asserting INIT\n");
 553
 554         /*
 555          * Turn INIT on target chip
 556          */
 557         /*
 558          * Send IPI
 559          */
 560         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 561                        phys_apicid);
 562
 563         pr_debug("Waiting for send to finish...\n");
 564         send_status = safe_apic_wait_icr_idle();
 565
 566         mdelay(10);
 567
 568         pr_debug("Deasserting INIT\n");
 569
 570         /* Target chip */
 571         /* Send IPI */
 572         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 573
 574         pr_debug("Waiting for send to finish...\n");
 575         send_status = safe_apic_wait_icr_idle();
 576
 577         mb();
 578         atomic_set(&init_deasserted, 1);
 579
 580         /*
 581          * Should we send STARTUP IPIs ?
 582          *
 583          * Determine this based on the APIC version.
 584          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 585          */
 586         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 587                 num_starts = 2;
 588         else
 589                 num_starts = 0;
 590
 591         /*
 592          * Paravirt / VMI wants a startup IPI hook here to set up the
 593          * target processor state.
 594          */
 595         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 596                          stack_start);
 597
 598         /*
 599          * Run STARTUP IPI loop.
 600          */
 601         pr_debug("#startup loops: %d\n", num_starts);
 602
 603         for (j = 1; j <= num_starts; j++) {
 604                 pr_debug("Sending STARTUP #%d\n", j);
 605                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 606                         apic_write(APIC_ESR, 0);
 607                 apic_read(APIC_ESR);
 608                 pr_debug("After apic_write\n");
 609
 610                 /*
 611                  * STARTUP IPI
 612                  */
 613
 614                 /* Target chip */
 615                 /* Boot on the stack */
 616                 /* Kick the second */
 617                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 618                                phys_apicid);
 619
 620                 /*
 621                  * Give the other CPU some time to accept the IPI.
 622                  */
 623                 udelay(300);
 624
 625                 pr_debug("Startup point 1\n");
 626
 627                 pr_debug("Waiting for send to finish...\n");
 628                 send_status = safe_apic_wait_icr_idle();
 629
 630                 /*
 631                  * Give the other CPU some time to accept the IPI.
 632                  */
 633                 udelay(200);
 634                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 635                         apic_write(APIC_ESR, 0);
 636                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 637                 if (send_status || accept_status)
 638                         break;
 639         }
 640         pr_debug("After Startup\n");
 641
 642         if (send_status)
 643                 pr_err("APIC never delivered???\n");
 644         if (accept_status)
 645                 pr_err("APIC delivery error (%lx)\n", accept_status);
 646
 647         return (send_status | accept_status);
 648 }
 649
 650 void smp_announce(void)
 651 {
 652         int num_nodes = num_online_nodes();
 653
 654         printk(KERN_INFO "x86: Booted up %d node%s, %d CPUs\n",
 655                num_nodes, (num_nodes > 1 ? "s" : ""), num_online_cpus());
 656 }
 657
 658 /* reduce the number of lines printed when booting a large cpu count system */
 659 static void announce_cpu(int cpu, int apicid)
 660 {
 661         static int current_node = -1;
 662         int node = early_cpu_to_node(cpu);
 663         static int width, node_width;
 664
 665         if (!width)
 666                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
 667
 668         if (!node_width)
 669                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
 670
 671         if (cpu == 1)
 672                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
 673
 674         if (system_state == SYSTEM_BOOTING) {
 675                 if (node != current_node) {
 676                         if (current_node > (-1))
 677                                 pr_cont("\n");
 678                         current_node = node;
 679
 680                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
 681                                node_width - num_digits(node), " ", node);
 682                 }
 683
 684                 /* Add padding for the BSP */
 685                 if (cpu == 1)
 686                         pr_cont("%*s", width + 1, " ");
 687
 688                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
 689
 690         } else
 691                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 692                         node, cpu, apicid);
 693 }
 694
 695 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
 696 {
 697         int cpu;
 698
 699         cpu = smp_processor_id();
 700         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
 701                 return NMI_HANDLED;
 702
 703         return NMI_DONE;
 704 }
 705
 706 /*
 707  * Wake up AP by INIT, INIT, STARTUP sequence.
 708  *
 709  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
 710  * boot-strap code which is not a desired behavior for waking up BSP. To
 711  * void the boot-strap code, wake up CPU0 by NMI instead.
 712  *
 713  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
 714  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
 715  * We'll change this code in the future to wake up hard offlined CPU0 if
 716  * real platform and request are available.
 717  */
 718 static int
 719 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
 720                int *cpu0_nmi_registered)
 721 {
 722         int id;
 723         int boot_error;
 724
 725         /*
 726          * Wake up AP by INIT, INIT, STARTUP sequence.
 727          */
 728         if (cpu)
 729                 return wakeup_secondary_cpu_via_init(apicid, start_ip);
 730
 731         /*
 732          * Wake up BSP by nmi.
 733          *
 734          * Register a NMI handler to help wake up CPU0.
 735          */
 736         boot_error = register_nmi_handler(NMI_LOCAL,
 737                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
 738
 739         if (!boot_error) {
 740                 enable_start_cpu0 = 1;
 741                 *cpu0_nmi_registered = 1;
 742                 if (apic->dest_logical == APIC_DEST_LOGICAL)
 743                         id = cpu0_logical_apicid;
 744                 else
 745                         id = apicid;
 746                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
 747         }
 748
 749         return boot_error;
 750 }
 751
 752 /*
 753  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 754  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 755  * Returns zero if CPU booted OK, else error code from
 756  * ->wakeup_secondary_cpu.
 757  */
 758 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 759 {
 760         volatile u32 *trampoline_status =
 761                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 762         /* start_ip had better be page-aligned! */
 763         unsigned long start_ip = real_mode_header->trampoline_start;
 764
 765         unsigned long boot_error = 0;
 766         int timeout;
 767         int cpu0_nmi_registered = 0;
 768
 769         /* Just in case we booted with a single CPU. */
 770         alternatives_enable_smp();
 771
 772         idle->thread.sp = (unsigned long) (((struct pt_regs *)
 773                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
 774         per_cpu(current_task, cpu) = idle;
 775
 776 #ifdef CONFIG_X86_32
 777         /* Stack for startup_32 can be just as for start_secondary onwards */
 778         irq_ctx_init(cpu);
 779 #else
 780         clear_tsk_thread_flag(idle, TIF_FORK);
 781         initial_gs = per_cpu_offset(cpu);
 782         per_cpu(kernel_stack, cpu) =
 783                 (unsigned long)task_stack_page(idle) -
 784                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 785 #endif
 786         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 787         initial_code = (unsigned long)start_secondary;
 788         stack_start  = idle->thread.sp;
 789
 790         /* So we see what's up */
 791         announce_cpu(cpu, apicid);
 792
 793         /*
 794          * This grunge runs the startup process for
 795          * the targeted processor.
 796          */
 797
 798         atomic_set(&init_deasserted, 0);
 799
 800         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 801
 802                 pr_debug("Setting warm reset code and vector.\n");
 803
 804                 smpboot_setup_warm_reset_vector(start_ip);
 805                 /*
 806                  * Be paranoid about clearing APIC errors.
 807                 */
 808                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 809                         apic_write(APIC_ESR, 0);
 810                         apic_read(APIC_ESR);
 811                 }
 812         }
 813
 814         /*
 815          * Wake up a CPU in difference cases:
 816          * - Use the method in the APIC driver if it's defined
 817          * Otherwise,
 818          * - Use an INIT boot APIC message for APs or NMI for BSP.
 819          */
 820         if (apic->wakeup_secondary_cpu)
 821                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 822         else
 823                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
 824                                                      &cpu0_nmi_registered);
 825
 826         if (!boot_error) {
 827                 /*
 828                  * allow APs to start initializing.
 829                  */
 830                 pr_debug("Before Callout %d\n", cpu);
 831                 cpumask_set_cpu(cpu, cpu_callout_mask);
 832                 pr_debug("After Callout %d\n", cpu);
 833
 834                 /*
 835                  * Wait 5s total for a response
 836                  */
 837                 for (timeout = 0; timeout < 50000; timeout++) {
 838                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 839                                 break;  /* It has booted */
 840                         udelay(100);
 841                         /*
 842                          * Allow other tasks to run while we wait for the
 843                          * AP to come online. This also gives a chance
 844                          * for the MTRR work(triggered by the AP coming online)
 845                          * to be completed in the stop machine context.
 846                          */
 847                         schedule();
 848                 }
 849
 850                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 851                         print_cpu_msr(&cpu_data(cpu));
 852                         pr_debug("CPU%d: has booted.\n", cpu);
 853                 } else {
 854                         boot_error = 1;
 855                         if (*trampoline_status == 0xA5A5A5A5)
 856                                 /* trampoline started but...? */
 857                                 pr_err("CPU%d: Stuck ??\n", cpu);
 858                         else
 859                                 /* trampoline code not run */
 860                                 pr_err("CPU%d: Not responding\n", cpu);
 861                         if (apic->inquire_remote_apic)
 862                                 apic->inquire_remote_apic(apicid);
 863                 }
 864         }
 865
 866         if (boot_error) {
 867                 /* Try to put things back the way they were before ... */
 868                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 869
 870                 /* was set by do_boot_cpu() */
 871                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 872
 873                 /* was set by cpu_init() */
 874                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 875
 876                 set_cpu_present(cpu, false);
 877                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 878         }
 879
 880         /* mark "stuck" area as not stuck */
 881         *trampoline_status = 0;
 882
 883         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 884                 /*
 885                  * Cleanup possible dangling ends...
 886                  */
 887                 smpboot_restore_warm_reset_vector();
 888         }
 889         /*
 890          * Clean up the nmi handler. Do this after the callin and callout sync
 891          * to avoid impact of possible long unregister time.
 892          */
 893         if (cpu0_nmi_registered)
 894                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
 895
 896         return boot_error;
 897 }
 898
 899 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
 900 {
 901         int apicid = apic->cpu_present_to_apicid(cpu);
 902         unsigned long flags;
 903         int err;
 904
 905         WARN_ON(irqs_disabled());
 906
 907         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 908
 909         if (apicid == BAD_APICID ||
 910             !physid_isset(apicid, phys_cpu_present_map) ||
 911             !apic->apic_id_valid(apicid)) {
 912                 pr_err("%s: bad cpu %d\n", __func__, cpu);
 913                 return -EINVAL;
 914         }
 915
 916         /*
 917          * Already booted CPU?
 918          */
 919         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 920                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 921                 return -ENOSYS;
 922         }
 923
 924         /*
 925          * Save current MTRR state in case it was changed since early boot
 926          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 927          */
 928         mtrr_save_state();
 929
 930         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 931
 932         /* the FPU context is blank, nobody can own it */
 933         __cpu_disable_lazy_restore(cpu);
 934
 935         err = do_boot_cpu(apicid, cpu, tidle);
 936         if (err) {
 937                 pr_debug("do_boot_cpu failed %d\n", err);
 938                 return -EIO;
 939         }
 940
 941         /*
 942          * Check TSC synchronization with the AP (keep irqs disabled
 943          * while doing so):
 944          */
 945         local_irq_save(flags);
 946         check_tsc_sync_source(cpu);
 947         local_irq_restore(flags);
 948
 949         while (!cpu_online(cpu)) {
 950                 cpu_relax();
 951                 touch_nmi_watchdog();
 952         }
 953
 954         return 0;
 955 }
 956
 957 /**
 958  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 959  */
 960 void arch_disable_smp_support(void)
 961 {
 962         disable_ioapic_support();
 963 }
 964
 965 /*
 966  * Fall back to non SMP mode after errors.
 967  *
 968  * RED-PEN audit/test this more. I bet there is more state messed up here.
 969  */
 970 static __init void disable_smp(void)
 971 {
 972         init_cpu_present(cpumask_of(0));
 973         init_cpu_possible(cpumask_of(0));
 974         smpboot_clear_io_apic_irqs();
 975
 976         if (smp_found_config)
 977                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 978         else
 979                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 980         cpumask_set_cpu(0, cpu_sibling_mask(0));
 981         cpumask_set_cpu(0, cpu_core_mask(0));
 982 }
 983
 984 /*
 985  * Various sanity checks.
 986  */
 987 static int __init smp_sanity_check(unsigned max_cpus)
 988 {
 989         preempt_disable();
 990
 991 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 992         if (def_to_bigsmp && nr_cpu_ids > 8) {
 993                 unsigned int cpu;
 994                 unsigned nr;
 995
 996                 pr_warn("More than 8 CPUs detected - skipping them\n"
 997                         "Use CONFIG_X86_BIGSMP\n");
 998
 999                 nr = 0;
1000                 for_each_present_cpu(cpu) {
1001                         if (nr >= 8)
1002                                 set_cpu_present(cpu, false);
1003                         nr++;
1004                 }
1005
1006                 nr = 0;
1007                 for_each_possible_cpu(cpu) {
1008                         if (nr >= 8)
1009                                 set_cpu_possible(cpu, false);
1010                         nr++;
1011                 }
1012
1013                 nr_cpu_ids = 8;
1014         }
1015 #endif
1016
1017         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1018                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1019                         hard_smp_processor_id());
1020
1021                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1022         }
1023
1024         /*
1025          * If we couldn't find an SMP configuration at boot time,
1026          * get out of here now!
1027          */
1028         if (!smp_found_config && !acpi_lapic) {
1029                 preempt_enable();
1030                 pr_notice("SMP motherboard not detected\n");
1031                 disable_smp();
1032                 if (APIC_init_uniprocessor())
1033                         pr_notice("Local APIC not detected. Using dummy APIC emulation.\n");
1034                 return -1;
1035         }
1036
1037         /*
1038          * Should not be necessary because the MP table should list the boot
1039          * CPU too, but we do it for the sake of robustness anyway.
1040          */
1041         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1042                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1043                           boot_cpu_physical_apicid);
1044                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1045         }
1046         preempt_enable();
1047
1048         /*
1049          * If we couldn't find a local APIC, then get out of here now!
1050          */
1051         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1052             !cpu_has_apic) {
1053                 if (!disable_apic) {
1054                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1055                                 boot_cpu_physical_apicid);
1056                         pr_err("... forcing use of dummy APIC emulation (tell your hw vendor)\n");
1057                 }
1058                 smpboot_clear_io_apic();
1059                 disable_ioapic_support();
1060                 return -1;
1061         }
1062
1063         verify_local_APIC();
1064
1065         /*
1066          * If SMP should be disabled, then really disable it!
1067          */
1068         if (!max_cpus) {
1069                 pr_info("SMP mode deactivated\n");
1070                 smpboot_clear_io_apic();
1071
1072                 connect_bsp_APIC();
1073                 setup_local_APIC();
1074                 bsp_end_local_APIC_setup();
1075                 return -1;
1076         }
1077
1078         return 0;
1079 }
1080
1081 static void __init smp_cpu_index_default(void)
1082 {
1083         int i;
1084         struct cpuinfo_x86 *c;
1085
1086         for_each_possible_cpu(i) {
1087                 c = &cpu_data(i);
1088                 /* mark all to hotplug */
1089                 c->cpu_index = nr_cpu_ids;
1090         }
1091 }
1092
1093 /*
1094  * Prepare for SMP bootup.  The MP table or ACPI has been read
1095  * earlier.  Just do some sanity checking here and enable APIC mode.
1096  */
1097 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1098 {
1099         unsigned int i;
1100
1101         preempt_disable();
1102         smp_cpu_index_default();
1103
1104         /*
1105          * Setup boot CPU information
1106          */
1107         smp_store_boot_cpu_info(); /* Final full version of the data */
1108         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1109         mb();
1110
1111         current_thread_info()->cpu = 0;  /* needed? */
1112         for_each_possible_cpu(i) {
1113                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1114                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1115                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1116         }
1117         set_cpu_sibling_map(0);
1118
1119
1120         if (smp_sanity_check(max_cpus) < 0) {
1121                 pr_info("SMP disabled\n");
1122                 disable_smp();
1123                 goto out;
1124         }
1125
1126         default_setup_apic_routing();
1127
1128         preempt_disable();
1129         if (read_apic_id() != boot_cpu_physical_apicid) {
1130                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1131                      read_apic_id(), boot_cpu_physical_apicid);
1132                 /* Or can we switch back to PIC here? */
1133         }
1134         preempt_enable();
1135
1136         connect_bsp_APIC();
1137
1138         /*
1139          * Switch from PIC to APIC mode.
1140          */
1141         setup_local_APIC();
1142
1143         if (x2apic_mode)
1144                 cpu0_logical_apicid = apic_read(APIC_LDR);
1145         else
1146                 cpu0_logical_apicid = GET_APIC_LOGICAL_ID(apic_read(APIC_LDR));
1147
1148         /*
1149          * Enable IO APIC before setting up error vector
1150          */
1151         if (!skip_ioapic_setup && nr_ioapics)
1152                 enable_IO_APIC();
1153
1154         bsp_end_local_APIC_setup();
1155
1156         if (apic->setup_portio_remap)
1157                 apic->setup_portio_remap();
1158
1159         smpboot_setup_io_apic();
1160         /*
1161          * Set up local APIC timer on boot CPU.
1162          */
1163
1164         pr_info("CPU%d: ", 0);
1165         print_cpu_info(&cpu_data(0));
1166         x86_init.timers.setup_percpu_clockev();
1167
1168         if (is_uv_system())
1169                 uv_system_init();
1170
1171         set_mtrr_aps_delayed_init();
1172 out:
1173         preempt_enable();
1174 }
1175
1176 void arch_enable_nonboot_cpus_begin(void)
1177 {
1178         set_mtrr_aps_delayed_init();
1179 }
1180
1181 void arch_enable_nonboot_cpus_end(void)
1182 {
1183         mtrr_aps_init();
1184 }
1185
1186 /*
1187  * Early setup to make printk work.
1188  */
1189 void __init native_smp_prepare_boot_cpu(void)
1190 {
1191         int me = smp_processor_id();
1192         switch_to_new_gdt(me);
1193         /* already set me in cpu_online_mask in boot_cpu_init() */
1194         cpumask_set_cpu(me, cpu_callout_mask);
1195         per_cpu(cpu_state, me) = CPU_ONLINE;
1196 }
1197
1198 void __init native_smp_cpus_done(unsigned int max_cpus)
1199 {
1200         pr_debug("Boot done\n");
1201
1202         nmi_selftest();
1203         impress_friends();
1204 #ifdef CONFIG_X86_IO_APIC
1205         setup_ioapic_dest();
1206 #endif
1207         mtrr_aps_init();
1208 }
1209
1210 static int __initdata setup_possible_cpus = -1;
1211 static int __init _setup_possible_cpus(char *str)
1212 {
1213         get_option(&str, &setup_possible_cpus);
1214         return 0;
1215 }
1216 early_param("possible_cpus", _setup_possible_cpus);
1217
1218
1219 /*
1220  * cpu_possible_mask should be static, it cannot change as cpu's
1221  * are onlined, or offlined. The reason is per-cpu data-structures
1222  * are allocated by some modules at init time, and dont expect to
1223  * do this dynamically on cpu arrival/departure.
1224  * cpu_present_mask on the other hand can change dynamically.
1225  * In case when cpu_hotplug is not compiled, then we resort to current
1226  * behaviour, which is cpu_possible == cpu_present.
1227  * - Ashok Raj
1228  *
1229  * Three ways to find out the number of additional hotplug CPUs:
1230  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1231  * - The user can overwrite it with possible_cpus=NUM
1232  * - Otherwise don't reserve additional CPUs.
1233  * We do this because additional CPUs waste a lot of memory.
1234  * -AK
1235  */
1236 __init void prefill_possible_map(void)
1237 {
1238         int i, possible;
1239
1240         /* no processor from mptable or madt */
1241         if (!num_processors)
1242                 num_processors = 1;
1243
1244         i = setup_max_cpus ?: 1;
1245         if (setup_possible_cpus == -1) {
1246                 possible = num_processors;
1247 #ifdef CONFIG_HOTPLUG_CPU
1248                 if (setup_max_cpus)
1249                         possible += disabled_cpus;
1250 #else
1251                 if (possible > i)
1252                         possible = i;
1253 #endif
1254         } else
1255                 possible = setup_possible_cpus;
1256
1257         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1258
1259         /* nr_cpu_ids could be reduced via nr_cpus= */
1260         if (possible > nr_cpu_ids) {
1261                 pr_warn("%d Processors exceeds NR_CPUS limit of %d\n",
1262                         possible, nr_cpu_ids);
1263                 possible = nr_cpu_ids;
1264         }
1265
1266 #ifdef CONFIG_HOTPLUG_CPU
1267         if (!setup_max_cpus)
1268 #endif
1269         if (possible > i) {
1270                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1271                         possible, setup_max_cpus);
1272                 possible = i;
1273         }
1274
1275         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1276                 possible, max_t(int, possible - num_processors, 0));
1277
1278         for (i = 0; i < possible; i++)
1279                 set_cpu_possible(i, true);
1280         for (; i < NR_CPUS; i++)
1281                 set_cpu_possible(i, false);
1282
1283         nr_cpu_ids = possible;
1284 }
1285
1286 #ifdef CONFIG_HOTPLUG_CPU
1287
1288 static void remove_siblinginfo(int cpu)
1289 {
1290         int sibling;
1291         struct cpuinfo_x86 *c = &cpu_data(cpu);
1292
1293         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1294                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1295                 /*/
1296                  * last thread sibling in this cpu core going down
1297                  */
1298                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1299                         cpu_data(sibling).booted_cores--;
1300         }
1301
1302         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1303                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1304         cpumask_clear(cpu_sibling_mask(cpu));
1305         cpumask_clear(cpu_core_mask(cpu));
1306         c->phys_proc_id = 0;
1307         c->cpu_core_id = 0;
1308         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1309 }
1310
1311 static void __ref remove_cpu_from_maps(int cpu)
1312 {
1313         set_cpu_online(cpu, false);
1314         cpumask_clear_cpu(cpu, cpu_callout_mask);
1315         cpumask_clear_cpu(cpu, cpu_callin_mask);
1316         /* was set by cpu_init() */
1317         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1318         numa_remove_cpu(cpu);
1319 }
1320
1321 void cpu_disable_common(void)
1322 {
1323         int cpu = smp_processor_id();
1324
1325         remove_siblinginfo(cpu);
1326
1327         /* It's now safe to remove this processor from the online map */
1328         lock_vector_lock();
1329         remove_cpu_from_maps(cpu);
1330         unlock_vector_lock();
1331         fixup_irqs();
1332 }
1333
1334 int native_cpu_disable(void)
1335 {
1336         clear_local_APIC();
1337
1338         cpu_disable_common();
1339         return 0;
1340 }
1341
1342 void native_cpu_die(unsigned int cpu)
1343 {
1344         /* We don't do anything here: idle task is faking death itself. */
1345         unsigned int i;
1346
1347         for (i = 0; i < 10; i++) {
1348                 /* They ack this in play_dead by setting CPU_DEAD */
1349                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1350                         if (system_state == SYSTEM_RUNNING)
1351                                 pr_info("CPU %u is now offline\n", cpu);
1352                         return;
1353                 }
1354                 msleep(100);
1355         }
1356         pr_err("CPU %u didn't die...\n", cpu);
1357 }
1358
1359 void play_dead_common(void)
1360 {
1361         idle_task_exit();
1362         reset_lazy_tlbstate();
1363         amd_e400_remove_cpu(raw_smp_processor_id());
1364
1365         mb();
1366         /* Ack it */
1367         __this_cpu_write(cpu_state, CPU_DEAD);
1368
1369         /*
1370          * With physical CPU hotplug, we should halt the cpu
1371          */
1372         local_irq_disable();
1373 }
1374
1375 static bool wakeup_cpu0(void)
1376 {
1377         if (smp_processor_id() == 0 && enable_start_cpu0)
1378                 return true;
1379
1380         return false;
1381 }
1382
1383 /*
1384  * We need to flush the caches before going to sleep, lest we have
1385  * dirty data in our caches when we come back up.
1386  */
1387 static inline void mwait_play_dead(void)
1388 {
1389         unsigned int eax, ebx, ecx, edx;
1390         unsigned int highest_cstate = 0;
1391         unsigned int highest_subcstate = 0;
1392         void *mwait_ptr;
1393         int i;
1394
1395         if (!this_cpu_has(X86_FEATURE_MWAIT))
1396                 return;
1397         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1398                 return;
1399         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1400                 return;
1401
1402         eax = CPUID_MWAIT_LEAF;
1403         ecx = 0;
1404         native_cpuid(&eax, &ebx, &ecx, &edx);
1405
1406         /*
1407          * eax will be 0 if EDX enumeration is not valid.
1408          * Initialized below to cstate, sub_cstate value when EDX is valid.
1409          */
1410         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1411                 eax = 0;
1412         } else {
1413                 edx >>= MWAIT_SUBSTATE_SIZE;
1414                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1415                         if (edx & MWAIT_SUBSTATE_MASK) {
1416                                 highest_cstate = i;
1417                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1418                         }
1419                 }
1420                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1421                         (highest_subcstate - 1);
1422         }
1423
1424         /*
1425          * This should be a memory location in a cache line which is
1426          * unlikely to be touched by other processors.  The actual
1427          * content is immaterial as it is not actually modified in any way.
1428          */
1429         mwait_ptr = &current_thread_info()->flags;
1430
1431         wbinvd();
1432
1433         while (1) {
1434                 /*
1435                  * The CLFLUSH is a workaround for erratum AAI65 for
1436                  * the Xeon 7400 series.  It's not clear it is actually
1437                  * needed, but it should be harmless in either case.
1438                  * The WBINVD is insufficient due to the spurious-wakeup
1439                  * case where we return around the loop.
1440                  */
1441                 clflush(mwait_ptr);
1442                 __monitor(mwait_ptr, 0, 0);
1443                 mb();
1444                 __mwait(eax, 0);
1445                 /*
1446                  * If NMI wants to wake up CPU0, start CPU0.
1447                  */
1448                 if (wakeup_cpu0())
1449                         start_cpu0();
1450         }
1451 }
1452
1453 static inline void hlt_play_dead(void)
1454 {
1455         if (__this_cpu_read(cpu_info.x86) >= 4)
1456                 wbinvd();
1457
1458         while (1) {
1459                 native_halt();
1460                 /*
1461                  * If NMI wants to wake up CPU0, start CPU0.
1462                  */
1463                 if (wakeup_cpu0())
1464                         start_cpu0();
1465         }
1466 }
1467
1468 void native_play_dead(void)
1469 {
1470         play_dead_common();
1471         tboot_shutdown(TB_SHUTDOWN_WFS);
1472
1473         mwait_play_dead();      /* Only returns on failure */
1474         if (cpuidle_play_dead())
1475                 hlt_play_dead();
1476 }
1477
1478 #else /* ... !CONFIG_HOTPLUG_CPU */
1479 int native_cpu_disable(void)
1480 {
1481         return -ENOSYS;
1482 }
1483
1484 void native_cpu_die(unsigned int cpu)
1485 {
1486         /* We said "no" in __cpu_disable */
1487         BUG();
1488 }
1489
1490 void native_play_dead(void)
1491 {
1492         BUG();
1493 }
1494
1495 #endif