packages/hal/arm/xscale/iq80310/v2_0/include/pkgconf/mlt_arm_xscale_iq80310_roma.h

   1 // eCos memory layout - Sun Jan 14 22:42:04 2001
   2
   3 // This is a generated file - do not edit
   4
   5 #ifndef __ASSEMBLER__
   6 #include <cyg/infra/cyg_type.h>
   7 #include <stddef.h>
   8
   9 #endif
  10 #define CYGMEM_REGION_vecs (0)
  11 #define CYGMEM_REGION_vecs_SIZE (0x1000)
  12 #define CYGMEM_REGION_vecs_ATTR (CYGMEM_REGION_ATTR_R)
  13 #define CYGMEM_REGION_rom (0x40000)
  14 #define CYGMEM_REGION_rom_SIZE (0x7c0000)
  15 #define CYGMEM_REGION_rom_ATTR (CYGMEM_REGION_ATTR_R)
  16 #define CYGMEM_REGION_ram (0xa0000000)
  17 #define CYGMEM_REGION_ram_SIZE (0x20000000)
  18 #define CYGMEM_REGION_ram_ATTR (CYGMEM_REGION_ATTR_R | CYGMEM_REGION_ATTR_W)
  19 #ifndef __ASSEMBLER__
  20 extern char CYG_LABEL_NAME (__heap1) [];
  21 #endif
  22 #define CYGMEM_SECTION_heap1 (CYG_LABEL_NAME (__heap1))
  23 #define CYGMEM_SECTION_heap1_SIZE (0xc0000000 - (size_t) CYG_LABEL_NAME (__heap1))