arch/mips/alchemy/devboards/db1x00/board_setup.c

   1 /*
   2  *
   3  * BRIEF MODULE DESCRIPTION
   4  *      Alchemy Db1x00 board setup.
   5  *
   6  * Copyright 2000, 2008 MontaVista Software Inc.
   7  * Author: MontaVista Software, Inc. <source@mvista.com>
   8  *
   9  *  This program is free software; you can redistribute  it and/or modify it
  10  *  under  the terms of  the GNU General  Public License as published by the
  11  *  Free Software Foundation;  either version 2 of the  License, or (at your
  12  *  option) any later version.
  13  *
  14  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  15  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  16  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  17  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  18  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  19  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  20  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  21  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  22  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  23  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  24  *
  25  *  You should have received a copy of the  GNU General Public License along
  26  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  27  *  675 Mass Ave, Cambridge, MA 02139, USA.
  28  */
  29
  30 #include <linux/gpio.h>
  31 #include <linux/init.h>
  32 #include <linux/interrupt.h>
  33 #include <linux/pm.h>
  34
  35 #include <asm/mach-au1x00/au1000.h>
  36 #include <asm/mach-au1x00/au1xxx_eth.h>
  37 #include <asm/mach-db1x00/db1x00.h>
  38 #include <asm/mach-db1x00/bcsr.h>
  39 #include <asm/reboot.h>
  40
  41 #include <prom.h>
  42
  43 #ifdef CONFIG_MIPS_DB1500
  44 char irq_tab_alchemy[][5] __initdata = {
  45         [12] = { -1, AU1500_PCI_INTA, 0xff, 0xff, 0xff }, /* IDSEL 12 - HPT371   */
  46         [13] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, AU1500_PCI_INTC, AU1500_PCI_INTD }, /* IDSEL 13 - PCI slot */
  47 };
  48
  49 static void bosporus_power_off(void)
  50 {
  51         printk(KERN_INFO "It's now safe to turn off power\n");
  52         while (1)
  53                 asm volatile (".set mips3 ; wait ; .set mips0");
  54 }
  55
  56 const char *get_system_type(void)
  57 {
  58         return "Alchemy Bosporus Gateway Reference";
  59 }
  60 #endif
  61
  62 /*
  63  * Micrel/Kendin 5 port switch attached to MAC0,
  64  * MAC0 is associated with PHY address 5 (== WAN port)
  65  * MAC1 is not associated with any PHY, since it's connected directly
  66  * to the switch.
  67  * no interrupts are used
  68  */
  69 static struct au1000_eth_platform_data eth0_pdata = {
  70         .phy_static_config      = 1,
  71         .phy_addr               = 5,
  72 };
  73
  74 #ifdef CONFIG_MIPS_BOSPORUS
  75 char irq_tab_alchemy[][5] __initdata = {
  76         [11] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, 0xff, 0xff }, /* IDSEL 11 - miniPCI  */
  77         [12] = { -1, AU1500_PCI_INTA, 0xff, 0xff, 0xff }, /* IDSEL 12 - SN1741   */
  78         [13] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, AU1500_PCI_INTC, AU1500_PCI_INTD }, /* IDSEL 13 - PCI slot */
  79 };
  80
  81
  82 #endif
  83
  84 #ifdef CONFIG_MIPS_MIRAGE
  85 char irq_tab_alchemy[][5] __initdata = {
  86         [11] = { -1, AU1500_PCI_INTD, 0xff, 0xff, 0xff }, /* IDSEL 11 - SMI VGX */
  87         [12] = { -1, 0xff, 0xff, AU1500_PCI_INTC, 0xff }, /* IDSEL 12 - PNX1300 */
  88         [13] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, 0xff, 0xff }, /* IDSEL 13 - miniPCI */
  89 };
  90
  91 static void mirage_power_off(void)
  92 {
  93         alchemy_gpio_direction_output(210, 1);
  94 }
  95
  96 const char *get_system_type(void)
  97 {
  98         return "Alchemy Mirage";
  99 }
 100 #endif
 101
 102 #ifdef CONFIG_MIPS_DB1550
 103 char irq_tab_alchemy[][5] __initdata = {
 104         [11] = { -1, AU1550_PCI_INTC, 0xff, 0xff, 0xff }, /* IDSEL 11 - on-board HPT371 */
 105         [12] = { -1, AU1550_PCI_INTB, AU1550_PCI_INTC, AU1550_PCI_INTD, AU1550_PCI_INTA }, /* IDSEL 12 - PCI slot 2 (left) */
 106         [13] = { -1, AU1550_PCI_INTA, AU1550_PCI_INTB, AU1550_PCI_INTC, AU1550_PCI_INTD }, /* IDSEL 13 - PCI slot 1 (right) */
 107 };
 108 #endif
 109
 110 #if defined(CONFIG_MIPS_BOSPORUS) || defined(CONFIG_MIPS_MIRAGE)
 111 static void mips_softreset(void)
 112 {
 113         asm volatile ("jr\t%0" : : "r"(0xbfc00000));
 114 }
 115
 116 #else
 117
 118 const char *get_system_type(void)
 119 {
 120         return "Alchemy Db1x00";
 121 }
 122 #endif
 123
 124 void __init board_setup(void)
 125 {
 126         unsigned long bcsr1, bcsr2;
 127         u32 pin_func;
 128         char *argptr;
 129
 130         bcsr1 = DB1000_BCSR_PHYS_ADDR;
 131         bcsr2 = DB1000_BCSR_PHYS_ADDR + DB1000_BCSR_HEXLED_OFS;
 132
 133         pin_func = 0;
 134
 135 #ifdef CONFIG_MIPS_DB1000
 136         printk(KERN_INFO "AMD Alchemy Au1000/Db1000 Board\n");
 137 #endif
 138 #ifdef CONFIG_MIPS_DB1500
 139         printk(KERN_INFO "AMD Alchemy Au1500/Db1500 Board\n");
 140 #endif
 141 #ifdef CONFIG_MIPS_DB1100
 142         printk(KERN_INFO "AMD Alchemy Au1100/Db1100 Board\n");
 143 #endif
 144 #ifdef CONFIG_MIPS_BOSPORUS
 145         au1xxx_override_eth_cfg(0, &eth0_pdata);
 146
 147         printk(KERN_INFO "AMD Alchemy Bosporus Board\n");
 148 #endif
 149 #ifdef CONFIG_MIPS_MIRAGE
 150         printk(KERN_INFO "AMD Alchemy Mirage Board\n");
 151 #endif
 152 #ifdef CONFIG_MIPS_DB1550
 153         printk(KERN_INFO "AMD Alchemy Au1550/Db1550 Board\n");
 154
 155         bcsr1 = DB1550_BCSR_PHYS_ADDR;
 156         bcsr2 = DB1550_BCSR_PHYS_ADDR + DB1550_BCSR_HEXLED_OFS;
 157 #endif
 158
 159         /* initialize board register space */
 160         bcsr_init(bcsr1, bcsr2);
 161
 162         argptr = prom_getcmdline();
 163 #ifdef CONFIG_SERIAL_8250_CONSOLE
 164         argptr = strstr(argptr, "console=");
 165         if (argptr == NULL) {
 166                 argptr = prom_getcmdline();
 167                 strcat(argptr, " console=ttyS0,115200");
 168         }
 169 #endif
 170
 171 #ifdef CONFIG_FB_AU1100
 172         argptr = strstr(argptr, "video=");
 173         if (argptr == NULL) {
 174                 argptr = prom_getcmdline();
 175                 /* default panel */
 176                 /*strcat(argptr, " video=au1100fb:panel:Sharp_320x240_16");*/
 177         }
 178 #endif
 179
 180 #if defined(CONFIG_SOUND_AU1X00) && !defined(CONFIG_SOC_AU1000)
 181         /* au1000 does not support vra, au1500 and au1100 do */
 182         strcat(argptr, " au1000_audio=vra");
 183         argptr = prom_getcmdline();
 184 #endif
 185
 186         /* Not valid for Au1550 */
 187 #if defined(CONFIG_IRDA) && \
 188    (defined(CONFIG_SOC_AU1000) || defined(CONFIG_SOC_AU1100))
 189         /* Set IRFIRSEL instead of GPIO15 */
 190         pin_func = au_readl(SYS_PINFUNC) | SYS_PF_IRF;
 191         au_writel(pin_func, SYS_PINFUNC);
 192         /* Power off until the driver is in use */
 193         bcsr_mod(BCSR_RESETS, BCSR_RESETS_IRDA_MODE_MASK,
 194                                 BCSR_RESETS_IRDA_MODE_OFF);
 195 #endif
 196         bcsr_write(BCSR_PCMCIA, 0);     /* turn off PCMCIA power */
 197
 198         /* Enable GPIO[31:0] inputs */
 199         alchemy_gpio1_input_enable();
 200
 201 #ifdef CONFIG_MIPS_MIRAGE
 202         /* GPIO[20] is output */
 203         alchemy_gpio_direction_output(20, 0);
 204
 205         /* Set GPIO[210:208] instead of SSI_0 */
 206         pin_func = au_readl(SYS_PINFUNC) | SYS_PF_S0;
 207
 208         /* Set GPIO[215:211] for LEDs */
 209         pin_func |= 5 << 2;
 210
 211         /* Set GPIO[214:213] for more LEDs */
 212         pin_func |= 5 << 12;
 213
 214         /* Set GPIO[207:200] instead of PCMCIA/LCD */
 215         pin_func |= SYS_PF_LCD | SYS_PF_PC;
 216         au_writel(pin_func, SYS_PINFUNC);
 217
 218         /*
 219          * Enable speaker amplifier.  This should
 220          * be part of the audio driver.
 221          */
 222         alchemy_gpio_direction_output(209, 1);
 223
 224         pm_power_off = mirage_power_off;
 225         _machine_halt = mirage_power_off;
 226         _machine_restart = (void(*)(char *))mips_softreset;
 227 #endif
 228
 229 #ifdef CONFIG_MIPS_BOSPORUS
 230         pm_power_off = bosporus_power_off;
 231         _machine_halt = bosporus_power_off;
 232         _machine_restart = (void(*)(char *))mips_softreset;
 233 #endif
 234         au_sync();
 235 }
 236
 237 static int __init db1x00_init_irq(void)
 238 {
 239 #if defined(CONFIG_MIPS_MIRAGE)
 240         set_irq_type(AU1500_GPIO7_INT, IRQF_TRIGGER_RISING); /* TS pendown */
 241 #elif defined(CONFIG_MIPS_DB1550)
 242         set_irq_type(AU1550_GPIO0_INT, IRQF_TRIGGER_LOW);  /* CD0# */
 243         set_irq_type(AU1550_GPIO1_INT, IRQF_TRIGGER_LOW);  /* CD1# */
 244         set_irq_type(AU1550_GPIO3_INT, IRQF_TRIGGER_LOW);  /* CARD0# */
 245         set_irq_type(AU1550_GPIO5_INT, IRQF_TRIGGER_LOW);  /* CARD1# */
 246         set_irq_type(AU1550_GPIO21_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
 247         set_irq_type(AU1550_GPIO22_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
 248 #elif defined(CONFIG_MIPS_DB1500)
 249         set_irq_type(AU1500_GPIO0_INT, IRQF_TRIGGER_LOW); /* CD0# */
 250         set_irq_type(AU1500_GPIO3_INT, IRQF_TRIGGER_LOW); /* CD1# */
 251         set_irq_type(AU1500_GPIO2_INT, IRQF_TRIGGER_LOW); /* CARD0# */
 252         set_irq_type(AU1500_GPIO5_INT, IRQF_TRIGGER_LOW); /* CARD1# */
 253         set_irq_type(AU1500_GPIO1_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
 254         set_irq_type(AU1500_GPIO4_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
 255 #elif defined(CONFIG_MIPS_DB1100)
 256         set_irq_type(AU1100_GPIO0_INT, IRQF_TRIGGER_LOW); /* CD0# */
 257         set_irq_type(AU1100_GPIO3_INT, IRQF_TRIGGER_LOW); /* CD1# */
 258         set_irq_type(AU1100_GPIO2_INT, IRQF_TRIGGER_LOW); /* CARD0# */
 259         set_irq_type(AU1100_GPIO5_INT, IRQF_TRIGGER_LOW); /* CARD1# */
 260         set_irq_type(AU1100_GPIO1_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
 261         set_irq_type(AU1100_GPIO4_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
 262 #elif defined(CONFIG_MIPS_DB1000)
 263         set_irq_type(AU1000_GPIO0_INT, IRQF_TRIGGER_LOW); /* CD0# */
 264         set_irq_type(AU1000_GPIO3_INT, IRQF_TRIGGER_LOW); /* CD1# */
 265         set_irq_type(AU1000_GPIO2_INT, IRQF_TRIGGER_LOW); /* CARD0# */
 266         set_irq_type(AU1000_GPIO5_INT, IRQF_TRIGGER_LOW); /* CARD1# */
 267         set_irq_type(AU1000_GPIO1_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
 268         set_irq_type(AU1000_GPIO4_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
 269 #endif
 270         return 0;
 271 }
 272 arch_initcall(db1x00_init_irq);