drivers/net/wireless/ath/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/module.h>
  44 #include <linux/delay.h>
  45 #include <linux/hardirq.h>
  46 #include <linux/if.h>
  47 #include <linux/io.h>
  48 #include <linux/netdevice.h>
  49 #include <linux/cache.h>
  50 #include <linux/pci.h>
  51 #include <linux/pci-aspm.h>
  52 #include <linux/ethtool.h>
  53 #include <linux/uaccess.h>
  54 #include <linux/slab.h>
  55 #include <linux/etherdevice.h>
  56
  57 #include <net/ieee80211_radiotap.h>
  58
  59 #include <asm/unaligned.h>
  60
  61 #include "base.h"
  62 #include "reg.h"
  63 #include "debug.h"
  64 #include "ani.h"
  65 #include "../debug.h"
  66
  67 static int modparam_nohwcrypt;
  68 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
  69 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
  70
  71 static int modparam_all_channels;
  72 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
  73 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
  74
  75 /* Module info */
  76 MODULE_AUTHOR("Jiri Slaby");
  77 MODULE_AUTHOR("Nick Kossifidis");
  78 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  79 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  80 MODULE_LICENSE("Dual BSD/GPL");
  81 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
  82
  83 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
  84 static int ath5k_beacon_update(struct ieee80211_hw *hw,
  85                 struct ieee80211_vif *vif);
  86 static void ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
  87
  88 /* Known PCI ids */
  89 static DEFINE_PCI_DEVICE_TABLE(ath5k_pci_id_table) = {
  90         { PCI_VDEVICE(ATHEROS, 0x0207) }, /* 5210 early */
  91         { PCI_VDEVICE(ATHEROS, 0x0007) }, /* 5210 */
  92         { PCI_VDEVICE(ATHEROS, 0x0011) }, /* 5311 - this is on AHB bus !*/
  93         { PCI_VDEVICE(ATHEROS, 0x0012) }, /* 5211 */
  94         { PCI_VDEVICE(ATHEROS, 0x0013) }, /* 5212 */
  95         { PCI_VDEVICE(3COM_2,  0x0013) }, /* 3com 5212 */
  96         { PCI_VDEVICE(3COM,    0x0013) }, /* 3com 3CRDAG675 5212 */
  97         { PCI_VDEVICE(ATHEROS, 0x1014) }, /* IBM minipci 5212 */
  98         { PCI_VDEVICE(ATHEROS, 0x0014) }, /* 5212 combatible */
  99         { PCI_VDEVICE(ATHEROS, 0x0015) }, /* 5212 combatible */
 100         { PCI_VDEVICE(ATHEROS, 0x0016) }, /* 5212 combatible */
 101         { PCI_VDEVICE(ATHEROS, 0x0017) }, /* 5212 combatible */
 102         { PCI_VDEVICE(ATHEROS, 0x0018) }, /* 5212 combatible */
 103         { PCI_VDEVICE(ATHEROS, 0x0019) }, /* 5212 combatible */
 104         { PCI_VDEVICE(ATHEROS, 0x001a) }, /* 2413 Griffin-lite */
 105         { PCI_VDEVICE(ATHEROS, 0x001b) }, /* 5413 Eagle */
 106         { PCI_VDEVICE(ATHEROS, 0x001c) }, /* PCI-E cards */
 107         { PCI_VDEVICE(ATHEROS, 0x001d) }, /* 2417 Nala */
 108         { 0 }
 109 };
 110 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 111
 112 /* Known SREVs */
 113 static const struct ath5k_srev_name srev_names[] = {
 114         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
 115         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
 116         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
 117         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
 118         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
 119         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
 120         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
 121         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
 122         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
 123         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
 124         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
 125         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
 126         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
 127         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
 128         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
 129         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
 130         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
 131         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
 132         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
 133         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 134         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 135         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
 136         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 137         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 138         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 139         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
 140         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 141         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 142         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
 143         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
 144         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
 145         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
 146         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
 147         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
 148         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 149         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 150 };
 151
 152 static const struct ieee80211_rate ath5k_rates[] = {
 153         { .bitrate = 10,
 154           .hw_value = ATH5K_RATE_CODE_1M, },
 155         { .bitrate = 20,
 156           .hw_value = ATH5K_RATE_CODE_2M,
 157           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
 158           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 159         { .bitrate = 55,
 160           .hw_value = ATH5K_RATE_CODE_5_5M,
 161           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
 162           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 163         { .bitrate = 110,
 164           .hw_value = ATH5K_RATE_CODE_11M,
 165           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
 166           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 167         { .bitrate = 60,
 168           .hw_value = ATH5K_RATE_CODE_6M,
 169           .flags = 0 },
 170         { .bitrate = 90,
 171           .hw_value = ATH5K_RATE_CODE_9M,
 172           .flags = 0 },
 173         { .bitrate = 120,
 174           .hw_value = ATH5K_RATE_CODE_12M,
 175           .flags = 0 },
 176         { .bitrate = 180,
 177           .hw_value = ATH5K_RATE_CODE_18M,
 178           .flags = 0 },
 179         { .bitrate = 240,
 180           .hw_value = ATH5K_RATE_CODE_24M,
 181           .flags = 0 },
 182         { .bitrate = 360,
 183           .hw_value = ATH5K_RATE_CODE_36M,
 184           .flags = 0 },
 185         { .bitrate = 480,
 186           .hw_value = ATH5K_RATE_CODE_48M,
 187           .flags = 0 },
 188         { .bitrate = 540,
 189           .hw_value = ATH5K_RATE_CODE_54M,
 190           .flags = 0 },
 191         /* XR missing */
 192 };
 193
 194 static inline void ath5k_txbuf_free_skb(struct ath5k_softc *sc,
 195                                 struct ath5k_buf *bf)
 196 {
 197         BUG_ON(!bf);
 198         if (!bf->skb)
 199                 return;
 200         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 201                         PCI_DMA_TODEVICE);
 202         dev_kfree_skb_any(bf->skb);
 203         bf->skb = NULL;
 204         bf->skbaddr = 0;
 205         bf->desc->ds_data = 0;
 206 }
 207
 208 static inline void ath5k_rxbuf_free_skb(struct ath5k_softc *sc,
 209                                 struct ath5k_buf *bf)
 210 {
 211         struct ath5k_hw *ah = sc->ah;
 212         struct ath_common *common = ath5k_hw_common(ah);
 213
 214         BUG_ON(!bf);
 215         if (!bf->skb)
 216                 return;
 217         pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
 218                         PCI_DMA_FROMDEVICE);
 219         dev_kfree_skb_any(bf->skb);
 220         bf->skb = NULL;
 221         bf->skbaddr = 0;
 222         bf->desc->ds_data = 0;
 223 }
 224
 225
 226 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 227 {
 228         u64 tsf = ath5k_hw_get_tsf64(ah);
 229
 230         if ((tsf & 0x7fff) < rstamp)
 231                 tsf -= 0x8000;
 232
 233         return (tsf & ~0x7fff) | rstamp;
 234 }
 235
 236 static const char *
 237 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 238 {
 239         const char *name = "xxxxx";
 240         unsigned int i;
 241
 242         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 243                 if (srev_names[i].sr_type != type)
 244                         continue;
 245
 246                 if ((val & 0xf0) == srev_names[i].sr_val)
 247                         name = srev_names[i].sr_name;
 248
 249                 if ((val & 0xff) == srev_names[i].sr_val) {
 250                         name = srev_names[i].sr_name;
 251                         break;
 252                 }
 253         }
 254
 255         return name;
 256 }
 257 static unsigned int ath5k_ioread32(void *hw_priv, u32 reg_offset)
 258 {
 259         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 260         return ath5k_hw_reg_read(ah, reg_offset);
 261 }
 262
 263 static void ath5k_iowrite32(void *hw_priv, u32 val, u32 reg_offset)
 264 {
 265         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 266         ath5k_hw_reg_write(ah, val, reg_offset);
 267 }
 268
 269 static const struct ath_ops ath5k_common_ops = {
 270         .read = ath5k_ioread32,
 271         .write = ath5k_iowrite32,
 272 };
 273
 274 /***********************\
 275 * Driver Initialization *
 276 \***********************/
 277
 278 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
 279 {
 280         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
 281         struct ath5k_softc *sc = hw->priv;
 282         struct ath_regulatory *regulatory = ath5k_hw_regulatory(sc->ah);
 283
 284         return ath_reg_notifier_apply(wiphy, request, regulatory);
 285 }
 286
 287 /********************\
 288 * Channel/mode setup *
 289 \********************/
 290
 291 /*
 292  * Convert IEEE channel number to MHz frequency.
 293  */
 294 static inline short
 295 ath5k_ieee2mhz(short chan)
 296 {
 297         if (chan <= 14 || chan >= 27)
 298                 return ieee80211chan2mhz(chan);
 299         else
 300                 return 2212 + chan * 20;
 301 }
 302
 303 /*
 304  * Returns true for the channel numbers used without all_channels modparam.
 305  */
 306 static bool ath5k_is_standard_channel(short chan)
 307 {
 308         return ((chan <= 14) ||
 309                 /* UNII 1,2 */
 310                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
 311                 /* midband */
 312                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
 313                 /* UNII-3 */
 314                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
 315 }
 316
 317 static unsigned int
 318 ath5k_copy_channels(struct ath5k_hw *ah,
 319                 struct ieee80211_channel *channels,
 320                 unsigned int mode,
 321                 unsigned int max)
 322 {
 323         unsigned int i, count, size, chfreq, freq, ch;
 324
 325         if (!test_bit(mode, ah->ah_modes))
 326                 return 0;
 327
 328         switch (mode) {
 329         case AR5K_MODE_11A:
 330         case AR5K_MODE_11A_TURBO:
 331                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 332                 size = 220 ;
 333                 chfreq = CHANNEL_5GHZ;
 334                 break;
 335         case AR5K_MODE_11B:
 336         case AR5K_MODE_11G:
 337         case AR5K_MODE_11G_TURBO:
 338                 size = 26;
 339                 chfreq = CHANNEL_2GHZ;
 340                 break;
 341         default:
 342                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 343                 return 0;
 344         }
 345
 346         for (i = 0, count = 0; i < size && max > 0; i++) {
 347                 ch = i + 1 ;
 348                 freq = ath5k_ieee2mhz(ch);
 349
 350                 /* Check if channel is supported by the chipset */
 351                 if (!ath5k_channel_ok(ah, freq, chfreq))
 352                         continue;
 353
 354                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
 355                         continue;
 356
 357                 /* Write channel info and increment counter */
 358                 channels[count].center_freq = freq;
 359                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 360                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 361                 switch (mode) {
 362                 case AR5K_MODE_11A:
 363                 case AR5K_MODE_11G:
 364                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 365                         break;
 366                 case AR5K_MODE_11A_TURBO:
 367                 case AR5K_MODE_11G_TURBO:
 368                         channels[count].hw_value = chfreq |
 369                                 CHANNEL_OFDM | CHANNEL_TURBO;
 370                         break;
 371                 case AR5K_MODE_11B:
 372                         channels[count].hw_value = CHANNEL_B;
 373                 }
 374
 375                 count++;
 376                 max--;
 377         }
 378
 379         return count;
 380 }
 381
 382 static void
 383 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
 384 {
 385         u8 i;
 386
 387         for (i = 0; i < AR5K_MAX_RATES; i++)
 388                 sc->rate_idx[b->band][i] = -1;
 389
 390         for (i = 0; i < b->n_bitrates; i++) {
 391                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
 392                 if (b->bitrates[i].hw_value_short)
 393                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
 394         }
 395 }
 396
 397 static int
 398 ath5k_setup_bands(struct ieee80211_hw *hw)
 399 {
 400         struct ath5k_softc *sc = hw->priv;
 401         struct ath5k_hw *ah = sc->ah;
 402         struct ieee80211_supported_band *sband;
 403         int max_c, count_c = 0;
 404         int i;
 405
 406         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
 407         max_c = ARRAY_SIZE(sc->channels);
 408
 409         /* 2GHz band */
 410         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
 411         sband->band = IEEE80211_BAND_2GHZ;
 412         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
 413
 414         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
 415                 /* G mode */
 416                 memcpy(sband->bitrates, &ath5k_rates[0],
 417                        sizeof(struct ieee80211_rate) * 12);
 418                 sband->n_bitrates = 12;
 419
 420                 sband->channels = sc->channels;
 421                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 422                                         AR5K_MODE_11G, max_c);
 423
 424                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 425                 count_c = sband->n_channels;
 426                 max_c -= count_c;
 427         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
 428                 /* B mode */
 429                 memcpy(sband->bitrates, &ath5k_rates[0],
 430                        sizeof(struct ieee80211_rate) * 4);
 431                 sband->n_bitrates = 4;
 432
 433                 /* 5211 only supports B rates and uses 4bit rate codes
 434                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
 435                  * fix them up here:
 436                  */
 437                 if (ah->ah_version == AR5K_AR5211) {
 438                         for (i = 0; i < 4; i++) {
 439                                 sband->bitrates[i].hw_value =
 440                                         sband->bitrates[i].hw_value & 0xF;
 441                                 sband->bitrates[i].hw_value_short =
 442                                         sband->bitrates[i].hw_value_short & 0xF;
 443                         }
 444                 }
 445
 446                 sband->channels = sc->channels;
 447                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 448                                         AR5K_MODE_11B, max_c);
 449
 450                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 451                 count_c = sband->n_channels;
 452                 max_c -= count_c;
 453         }
 454         ath5k_setup_rate_idx(sc, sband);
 455
 456         /* 5GHz band, A mode */
 457         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
 458                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
 459                 sband->band = IEEE80211_BAND_5GHZ;
 460                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
 461
 462                 memcpy(sband->bitrates, &ath5k_rates[4],
 463                        sizeof(struct ieee80211_rate) * 8);
 464                 sband->n_bitrates = 8;
 465
 466                 sband->channels = &sc->channels[count_c];
 467                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 468                                         AR5K_MODE_11A, max_c);
 469
 470                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
 471         }
 472         ath5k_setup_rate_idx(sc, sband);
 473
 474         ath5k_debug_dump_bands(sc);
 475
 476         return 0;
 477 }
 478
 479 /*
 480  * Set/change channels. We always reset the chip.
 481  * To accomplish this we must first cleanup any pending DMA,
 482  * then restart stuff after a la  ath5k_init.
 483  *
 484  * Called with sc->lock.
 485  */
 486 static int
 487 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
 488 {
 489         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
 490                   "channel set, resetting (%u -> %u MHz)\n",
 491                   sc->curchan->center_freq, chan->center_freq);
 492
 493         /*
 494          * To switch channels clear any pending DMA operations;
 495          * wait long enough for the RX fifo to drain, reset the
 496          * hardware at the new frequency, and then re-enable
 497          * the relevant bits of the h/w.
 498          */
 499         return ath5k_reset(sc, chan);
 500 }
 501
 502 static void
 503 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
 504 {
 505         sc->curmode = mode;
 506
 507         if (mode == AR5K_MODE_11A) {
 508                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
 509         } else {
 510                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
 511         }
 512 }
 513
 514 struct ath_vif_iter_data {
 515         const u8        *hw_macaddr;
 516         u8              mask[ETH_ALEN];
 517         u8              active_mac[ETH_ALEN]; /* first active MAC */
 518         bool            need_set_hw_addr;
 519         bool            found_active;
 520         bool            any_assoc;
 521         enum nl80211_iftype opmode;
 522 };
 523
 524 static void ath_vif_iter(void *data, u8 *mac, struct ieee80211_vif *vif)
 525 {
 526         struct ath_vif_iter_data *iter_data = data;
 527         int i;
 528         struct ath5k_vif *avf = (void *)vif->drv_priv;
 529
 530         if (iter_data->hw_macaddr)
 531                 for (i = 0; i < ETH_ALEN; i++)
 532                         iter_data->mask[i] &=
 533                                 ~(iter_data->hw_macaddr[i] ^ mac[i]);
 534
 535         if (!iter_data->found_active) {
 536                 iter_data->found_active = true;
 537                 memcpy(iter_data->active_mac, mac, ETH_ALEN);
 538         }
 539
 540         if (iter_data->need_set_hw_addr && iter_data->hw_macaddr)
 541                 if (compare_ether_addr(iter_data->hw_macaddr, mac) == 0)
 542                         iter_data->need_set_hw_addr = false;
 543
 544         if (!iter_data->any_assoc) {
 545                 if (avf->assoc)
 546                         iter_data->any_assoc = true;
 547         }
 548
 549         /* Calculate combined mode - when APs are active, operate in AP mode.
 550          * Otherwise use the mode of the new interface. This can currently
 551          * only deal with combinations of APs and STAs. Only one ad-hoc
 552          * interfaces is allowed above.
 553          */
 554         if (avf->opmode == NL80211_IFTYPE_AP)
 555                 iter_data->opmode = NL80211_IFTYPE_AP;
 556         else
 557                 if (iter_data->opmode == NL80211_IFTYPE_UNSPECIFIED)
 558                         iter_data->opmode = avf->opmode;
 559 }
 560
 561 static void ath_do_set_opmode(struct ath5k_softc *sc)
 562 {
 563         struct ath5k_hw *ah = sc->ah;
 564         ath5k_hw_set_opmode(ah, sc->opmode);
 565         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "mode setup opmode %d (%s)\n",
 566                   sc->opmode, ath_opmode_to_string(sc->opmode));
 567 }
 568
 569 void ath5k_update_bssid_mask_and_opmode(struct ath5k_softc *sc,
 570                                         struct ieee80211_vif *vif)
 571 {
 572         struct ath_common *common = ath5k_hw_common(sc->ah);
 573         struct ath_vif_iter_data iter_data;
 574
 575         /*
 576          * Use the hardware MAC address as reference, the hardware uses it
 577          * together with the BSSID mask when matching addresses.
 578          */
 579         iter_data.hw_macaddr = common->macaddr;
 580         memset(&iter_data.mask, 0xff, ETH_ALEN);
 581         iter_data.found_active = false;
 582         iter_data.need_set_hw_addr = true;
 583         iter_data.opmode = NL80211_IFTYPE_UNSPECIFIED;
 584
 585         if (vif)
 586                 ath_vif_iter(&iter_data, vif->addr, vif);
 587
 588         /* Get list of all active MAC addresses */
 589         ieee80211_iterate_active_interfaces_atomic(sc->hw, ath_vif_iter,
 590                                                    &iter_data);
 591         memcpy(sc->bssidmask, iter_data.mask, ETH_ALEN);
 592
 593         sc->opmode = iter_data.opmode;
 594         if (sc->opmode == NL80211_IFTYPE_UNSPECIFIED)
 595                 /* Nothing active, default to station mode */
 596                 sc->opmode = NL80211_IFTYPE_STATION;
 597
 598         ath_do_set_opmode(sc);
 599
 600         if (iter_data.need_set_hw_addr && iter_data.found_active)
 601                 ath5k_hw_set_lladdr(sc->ah, iter_data.active_mac);
 602
 603         if (ath5k_hw_hasbssidmask(sc->ah))
 604                 ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 605 }
 606
 607 static void
 608 ath5k_mode_setup(struct ath5k_softc *sc, struct ieee80211_vif *vif)
 609 {
 610         struct ath5k_hw *ah = sc->ah;
 611         u32 rfilt;
 612
 613         /* configure rx filter */
 614         rfilt = sc->filter_flags;
 615         ath5k_hw_set_rx_filter(ah, rfilt);
 616         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
 617
 618         ath5k_update_bssid_mask_and_opmode(sc, vif);
 619 }
 620
 621 static inline int
 622 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
 623 {
 624         int rix;
 625
 626         /* return base rate on errors */
 627         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
 628                         "hw_rix out of bounds: %x\n", hw_rix))
 629                 return 0;
 630
 631         rix = sc->rate_idx[sc->curband->band][hw_rix];
 632         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
 633                 rix = 0;
 634
 635         return rix;
 636 }
 637
 638 /***************\
 639 * Buffers setup *
 640 \***************/
 641
 642 static
 643 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
 644 {
 645         struct ath_common *common = ath5k_hw_common(sc->ah);
 646         struct sk_buff *skb;
 647
 648         /*
 649          * Allocate buffer with headroom_needed space for the
 650          * fake physical layer header at the start.
 651          */
 652         skb = ath_rxbuf_alloc(common,
 653                               common->rx_bufsize,
 654                               GFP_ATOMIC);
 655
 656         if (!skb) {
 657                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
 658                                 common->rx_bufsize);
 659                 return NULL;
 660         }
 661
 662         *skb_addr = pci_map_single(sc->pdev,
 663                                    skb->data, common->rx_bufsize,
 664                                    PCI_DMA_FROMDEVICE);
 665         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
 666                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
 667                 dev_kfree_skb(skb);
 668                 return NULL;
 669         }
 670         return skb;
 671 }
 672
 673 static int
 674 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
 675 {
 676         struct ath5k_hw *ah = sc->ah;
 677         struct sk_buff *skb = bf->skb;
 678         struct ath5k_desc *ds;
 679         int ret;
 680
 681         if (!skb) {
 682                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
 683                 if (!skb)
 684                         return -ENOMEM;
 685                 bf->skb = skb;
 686         }
 687
 688         /*
 689          * Setup descriptors.  For receive we always terminate
 690          * the descriptor list with a self-linked entry so we'll
 691          * not get overrun under high load (as can happen with a
 692          * 5212 when ANI processing enables PHY error frames).
 693          *
 694          * To ensure the last descriptor is self-linked we create
 695          * each descriptor as self-linked and add it to the end.  As
 696          * each additional descriptor is added the previous self-linked
 697          * entry is "fixed" naturally.  This should be safe even
 698          * if DMA is happening.  When processing RX interrupts we
 699          * never remove/process the last, self-linked, entry on the
 700          * descriptor list.  This ensures the hardware always has
 701          * someplace to write a new frame.
 702          */
 703         ds = bf->desc;
 704         ds->ds_link = bf->daddr;        /* link to self */
 705         ds->ds_data = bf->skbaddr;
 706         ret = ath5k_hw_setup_rx_desc(ah, ds, ah->common.rx_bufsize, 0);
 707         if (ret) {
 708                 ATH5K_ERR(sc, "%s: could not setup RX desc\n", __func__);
 709                 return ret;
 710         }
 711
 712         if (sc->rxlink != NULL)
 713                 *sc->rxlink = bf->daddr;
 714         sc->rxlink = &ds->ds_link;
 715         return 0;
 716 }
 717
 718 static enum ath5k_pkt_type get_hw_packet_type(struct sk_buff *skb)
 719 {
 720         struct ieee80211_hdr *hdr;
 721         enum ath5k_pkt_type htype;
 722         __le16 fc;
 723
 724         hdr = (struct ieee80211_hdr *)skb->data;
 725         fc = hdr->frame_control;
 726
 727         if (ieee80211_is_beacon(fc))
 728                 htype = AR5K_PKT_TYPE_BEACON;
 729         else if (ieee80211_is_probe_resp(fc))
 730                 htype = AR5K_PKT_TYPE_PROBE_RESP;
 731         else if (ieee80211_is_atim(fc))
 732                 htype = AR5K_PKT_TYPE_ATIM;
 733         else if (ieee80211_is_pspoll(fc))
 734                 htype = AR5K_PKT_TYPE_PSPOLL;
 735         else
 736                 htype = AR5K_PKT_TYPE_NORMAL;
 737
 738         return htype;
 739 }
 740
 741 static int
 742 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
 743                   struct ath5k_txq *txq, int padsize)
 744 {
 745         struct ath5k_hw *ah = sc->ah;
 746         struct ath5k_desc *ds = bf->desc;
 747         struct sk_buff *skb = bf->skb;
 748         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 749         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
 750         struct ieee80211_rate *rate;
 751         unsigned int mrr_rate[3], mrr_tries[3];
 752         int i, ret;
 753         u16 hw_rate;
 754         u16 cts_rate = 0;
 755         u16 duration = 0;
 756         u8 rc_flags;
 757
 758         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
 759
 760         /* XXX endianness */
 761         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
 762                         PCI_DMA_TODEVICE);
 763
 764         rate = ieee80211_get_tx_rate(sc->hw, info);
 765         if (!rate) {
 766                 ret = -EINVAL;
 767                 goto err_unmap;
 768         }
 769
 770         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
 771                 flags |= AR5K_TXDESC_NOACK;
 772
 773         rc_flags = info->control.rates[0].flags;
 774         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
 775                 rate->hw_value_short : rate->hw_value;
 776
 777         pktlen = skb->len;
 778
 779         /* FIXME: If we are in g mode and rate is a CCK rate
 780          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
 781          * from tx power (value is in dB units already) */
 782         if (info->control.hw_key) {
 783                 keyidx = info->control.hw_key->hw_key_idx;
 784                 pktlen += info->control.hw_key->icv_len;
 785         }
 786         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
 787                 flags |= AR5K_TXDESC_RTSENA;
 788                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
 789                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
 790                         info->control.vif, pktlen, info));
 791         }
 792         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
 793                 flags |= AR5K_TXDESC_CTSENA;
 794                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
 795                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
 796                         info->control.vif, pktlen, info));
 797         }
 798         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
 799                 ieee80211_get_hdrlen_from_skb(skb), padsize,
 800                 get_hw_packet_type(skb),
 801                 (sc->power_level * 2),
 802                 hw_rate,
 803                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
 804                 cts_rate, duration);
 805         if (ret)
 806                 goto err_unmap;
 807
 808         memset(mrr_rate, 0, sizeof(mrr_rate));
 809         memset(mrr_tries, 0, sizeof(mrr_tries));
 810         for (i = 0; i < 3; i++) {
 811                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
 812                 if (!rate)
 813                         break;
 814
 815                 mrr_rate[i] = rate->hw_value;
 816                 mrr_tries[i] = info->control.rates[i + 1].count;
 817         }
 818
 819         ath5k_hw_setup_mrr_tx_desc(ah, ds,
 820                 mrr_rate[0], mrr_tries[0],
 821                 mrr_rate[1], mrr_tries[1],
 822                 mrr_rate[2], mrr_tries[2]);
 823
 824         ds->ds_link = 0;
 825         ds->ds_data = bf->skbaddr;
 826
 827         spin_lock_bh(&txq->lock);
 828         list_add_tail(&bf->list, &txq->q);
 829         txq->txq_len++;
 830         if (txq->link == NULL) /* is this first packet? */
 831                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
 832         else /* no, so only link it */
 833                 *txq->link = bf->daddr;
 834
 835         txq->link = &ds->ds_link;
 836         ath5k_hw_start_tx_dma(ah, txq->qnum);
 837         mmiowb();
 838         spin_unlock_bh(&txq->lock);
 839
 840         return 0;
 841 err_unmap:
 842         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
 843         return ret;
 844 }
 845
 846 /*******************\
 847 * Descriptors setup *
 848 \*******************/
 849
 850 static int
 851 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
 852 {
 853         struct ath5k_desc *ds;
 854         struct ath5k_buf *bf;
 855         dma_addr_t da;
 856         unsigned int i;
 857         int ret;
 858
 859         /* allocate descriptors */
 860         sc->desc_len = sizeof(struct ath5k_desc) *
 861                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
 862         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
 863         if (sc->desc == NULL) {
 864                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 865                 ret = -ENOMEM;
 866                 goto err;
 867         }
 868         ds = sc->desc;
 869         da = sc->desc_daddr;
 870         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
 871                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
 872
 873         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
 874                         sizeof(struct ath5k_buf), GFP_KERNEL);
 875         if (bf == NULL) {
 876                 ATH5K_ERR(sc, "can't allocate bufptr\n");
 877                 ret = -ENOMEM;
 878                 goto err_free;
 879         }
 880         sc->bufptr = bf;
 881
 882         INIT_LIST_HEAD(&sc->rxbuf);
 883         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
 884                 bf->desc = ds;
 885                 bf->daddr = da;
 886                 list_add_tail(&bf->list, &sc->rxbuf);
 887         }
 888
 889         INIT_LIST_HEAD(&sc->txbuf);
 890         sc->txbuf_len = ATH_TXBUF;
 891         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
 892                         da += sizeof(*ds)) {
 893                 bf->desc = ds;
 894                 bf->daddr = da;
 895                 list_add_tail(&bf->list, &sc->txbuf);
 896         }
 897
 898         /* beacon buffers */
 899         INIT_LIST_HEAD(&sc->bcbuf);
 900         for (i = 0; i < ATH_BCBUF; i++, bf++, ds++, da += sizeof(*ds)) {
 901                 bf->desc = ds;
 902                 bf->daddr = da;
 903                 list_add_tail(&bf->list, &sc->bcbuf);
 904         }
 905
 906         return 0;
 907 err_free:
 908         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
 909 err:
 910         sc->desc = NULL;
 911         return ret;
 912 }
 913
 914 static void
 915 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
 916 {
 917         struct ath5k_buf *bf;
 918
 919         list_for_each_entry(bf, &sc->txbuf, list)
 920                 ath5k_txbuf_free_skb(sc, bf);
 921         list_for_each_entry(bf, &sc->rxbuf, list)
 922                 ath5k_rxbuf_free_skb(sc, bf);
 923         list_for_each_entry(bf, &sc->bcbuf, list)
 924                 ath5k_txbuf_free_skb(sc, bf);
 925
 926         /* Free memory associated with all descriptors */
 927         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
 928         sc->desc = NULL;
 929         sc->desc_daddr = 0;
 930
 931         kfree(sc->bufptr);
 932         sc->bufptr = NULL;
 933 }
 934
 935
 936 /**************\
 937 * Queues setup *
 938 \**************/
 939
 940 static struct ath5k_txq *
 941 ath5k_txq_setup(struct ath5k_softc *sc,
 942                 int qtype, int subtype)
 943 {
 944         struct ath5k_hw *ah = sc->ah;
 945         struct ath5k_txq *txq;
 946         struct ath5k_txq_info qi = {
 947                 .tqi_subtype = subtype,
 948                 /* XXX: default values not correct for B and XR channels,
 949                  * but who cares? */
 950                 .tqi_aifs = AR5K_TUNE_AIFS,
 951                 .tqi_cw_min = AR5K_TUNE_CWMIN,
 952                 .tqi_cw_max = AR5K_TUNE_CWMAX
 953         };
 954         int qnum;
 955
 956         /*
 957          * Enable interrupts only for EOL and DESC conditions.
 958          * We mark tx descriptors to receive a DESC interrupt
 959          * when a tx queue gets deep; otherwise we wait for the
 960          * EOL to reap descriptors.  Note that this is done to
 961          * reduce interrupt load and this only defers reaping
 962          * descriptors, never transmitting frames.  Aside from
 963          * reducing interrupts this also permits more concurrency.
 964          * The only potential downside is if the tx queue backs
 965          * up in which case the top half of the kernel may backup
 966          * due to a lack of tx descriptors.
 967          */
 968         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
 969                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
 970         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
 971         if (qnum < 0) {
 972                 /*
 973                  * NB: don't print a message, this happens
 974                  * normally on parts with too few tx queues
 975                  */
 976                 return ERR_PTR(qnum);
 977         }
 978         if (qnum >= ARRAY_SIZE(sc->txqs)) {
 979                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
 980                         qnum, ARRAY_SIZE(sc->txqs));
 981                 ath5k_hw_release_tx_queue(ah, qnum);
 982                 return ERR_PTR(-EINVAL);
 983         }
 984         txq = &sc->txqs[qnum];
 985         if (!txq->setup) {
 986                 txq->qnum = qnum;
 987                 txq->link = NULL;
 988                 INIT_LIST_HEAD(&txq->q);
 989                 spin_lock_init(&txq->lock);
 990                 txq->setup = true;
 991                 txq->txq_len = 0;
 992                 txq->txq_poll_mark = false;
 993                 txq->txq_stuck = 0;
 994         }
 995         return &sc->txqs[qnum];
 996 }
 997
 998 static int
 999 ath5k_beaconq_setup(struct ath5k_hw *ah)
1000 {
1001         struct ath5k_txq_info qi = {
1002                 /* XXX: default values not correct for B and XR channels,
1003                  * but who cares? */
1004                 .tqi_aifs = AR5K_TUNE_AIFS,
1005                 .tqi_cw_min = AR5K_TUNE_CWMIN,
1006                 .tqi_cw_max = AR5K_TUNE_CWMAX,
1007                 /* NB: for dynamic turbo, don't enable any other interrupts */
1008                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1009         };
1010
1011         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1012 }
1013
1014 static int
1015 ath5k_beaconq_config(struct ath5k_softc *sc)
1016 {
1017         struct ath5k_hw *ah = sc->ah;
1018         struct ath5k_txq_info qi;
1019         int ret;
1020
1021         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1022         if (ret)
1023                 goto err;
1024
1025         if (sc->opmode == NL80211_IFTYPE_AP ||
1026                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1027                 /*
1028                  * Always burst out beacon and CAB traffic
1029                  * (aifs = cwmin = cwmax = 0)
1030                  */
1031                 qi.tqi_aifs = 0;
1032                 qi.tqi_cw_min = 0;
1033                 qi.tqi_cw_max = 0;
1034         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1035                 /*
1036                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1037                  */
1038                 qi.tqi_aifs = 0;
1039                 qi.tqi_cw_min = 0;
1040                 qi.tqi_cw_max = 2 * AR5K_TUNE_CWMIN;
1041         }
1042
1043         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1044                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1045                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1046
1047         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1048         if (ret) {
1049                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1050                         "hardware queue!\n", __func__);
1051                 goto err;
1052         }
1053         ret = ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */
1054         if (ret)
1055                 goto err;
1056
1057         /* reconfigure cabq with ready time to 80% of beacon_interval */
1058         ret = ath5k_hw_get_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1059         if (ret)
1060                 goto err;
1061
1062         qi.tqi_ready_time = (sc->bintval * 80) / 100;
1063         ret = ath5k_hw_set_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1064         if (ret)
1065                 goto err;
1066
1067         ret = ath5k_hw_reset_tx_queue(ah, AR5K_TX_QUEUE_ID_CAB);
1068 err:
1069         return ret;
1070 }
1071
1072 static void
1073 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1074 {
1075         struct ath5k_buf *bf, *bf0;
1076
1077         /*
1078          * NB: this assumes output has been stopped and
1079          *     we do not need to block ath5k_tx_tasklet
1080          */
1081         spin_lock_bh(&txq->lock);
1082         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1083                 ath5k_debug_printtxbuf(sc, bf);
1084
1085                 ath5k_txbuf_free_skb(sc, bf);
1086
1087                 spin_lock_bh(&sc->txbuflock);
1088                 list_move_tail(&bf->list, &sc->txbuf);
1089                 sc->txbuf_len++;
1090                 txq->txq_len--;
1091                 spin_unlock_bh(&sc->txbuflock);
1092         }
1093         txq->link = NULL;
1094         txq->txq_poll_mark = false;
1095         spin_unlock_bh(&txq->lock);
1096 }
1097
1098 /*
1099  * Drain the transmit queues and reclaim resources.
1100  */
1101 static void
1102 ath5k_txq_cleanup(struct ath5k_softc *sc)
1103 {
1104         struct ath5k_hw *ah = sc->ah;
1105         unsigned int i;
1106
1107         /* XXX return value */
1108         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1109                 /* don't touch the hardware if marked invalid */
1110                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1111                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1112                         ath5k_hw_get_txdp(ah, sc->bhalq));
1113                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1114                         if (sc->txqs[i].setup) {
1115                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1116                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1117                                         "link %p\n",
1118                                         sc->txqs[i].qnum,
1119                                         ath5k_hw_get_txdp(ah,
1120                                                         sc->txqs[i].qnum),
1121                                         sc->txqs[i].link);
1122                         }
1123         }
1124
1125         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1126                 if (sc->txqs[i].setup)
1127                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1128 }
1129
1130 static void
1131 ath5k_txq_release(struct ath5k_softc *sc)
1132 {
1133         struct ath5k_txq *txq = sc->txqs;
1134         unsigned int i;
1135
1136         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1137                 if (txq->setup) {
1138                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1139                         txq->setup = false;
1140                 }
1141 }
1142
1143
1144 /*************\
1145 * RX Handling *
1146 \*************/
1147
1148 /*
1149  * Enable the receive h/w following a reset.
1150  */
1151 static int
1152 ath5k_rx_start(struct ath5k_softc *sc)
1153 {
1154         struct ath5k_hw *ah = sc->ah;
1155         struct ath_common *common = ath5k_hw_common(ah);
1156         struct ath5k_buf *bf;
1157         int ret;
1158
1159         common->rx_bufsize = roundup(IEEE80211_MAX_FRAME_LEN, common->cachelsz);
1160
1161         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rx_bufsize %u\n",
1162                   common->cachelsz, common->rx_bufsize);
1163
1164         spin_lock_bh(&sc->rxbuflock);
1165         sc->rxlink = NULL;
1166         list_for_each_entry(bf, &sc->rxbuf, list) {
1167                 ret = ath5k_rxbuf_setup(sc, bf);
1168                 if (ret != 0) {
1169                         spin_unlock_bh(&sc->rxbuflock);
1170                         goto err;
1171                 }
1172         }
1173         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1174         ath5k_hw_set_rxdp(ah, bf->daddr);
1175         spin_unlock_bh(&sc->rxbuflock);
1176
1177         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1178         ath5k_mode_setup(sc, NULL);             /* set filters, etc. */
1179         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1180
1181         return 0;
1182 err:
1183         return ret;
1184 }
1185
1186 /*
1187  * Disable the receive h/w in preparation for a reset.
1188  */
1189 static void
1190 ath5k_rx_stop(struct ath5k_softc *sc)
1191 {
1192         struct ath5k_hw *ah = sc->ah;
1193
1194         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1195         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1196         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1197
1198         ath5k_debug_printrxbuffs(sc, ah);
1199 }
1200
1201 static unsigned int
1202 ath5k_rx_decrypted(struct ath5k_softc *sc, struct sk_buff *skb,
1203                    struct ath5k_rx_status *rs)
1204 {
1205         struct ath5k_hw *ah = sc->ah;
1206         struct ath_common *common = ath5k_hw_common(ah);
1207         struct ieee80211_hdr *hdr = (void *)skb->data;
1208         unsigned int keyix, hlen;
1209
1210         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1211                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1212                 return RX_FLAG_DECRYPTED;
1213
1214         /* Apparently when a default key is used to decrypt the packet
1215            the hw does not set the index used to decrypt.  In such cases
1216            get the index from the packet. */
1217         hlen = ieee80211_hdrlen(hdr->frame_control);
1218         if (ieee80211_has_protected(hdr->frame_control) &&
1219             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1220             skb->len >= hlen + 4) {
1221                 keyix = skb->data[hlen + 3] >> 6;
1222
1223                 if (test_bit(keyix, common->keymap))
1224                         return RX_FLAG_DECRYPTED;
1225         }
1226
1227         return 0;
1228 }
1229
1230
1231 static void
1232 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1233                      struct ieee80211_rx_status *rxs)
1234 {
1235         struct ath_common *common = ath5k_hw_common(sc->ah);
1236         u64 tsf, bc_tstamp;
1237         u32 hw_tu;
1238         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1239
1240         if (ieee80211_is_beacon(mgmt->frame_control) &&
1241             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1242             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) == 0) {
1243                 /*
1244                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1245                  * have updated the local TSF. We have to work around various
1246                  * hardware bugs, though...
1247                  */
1248                 tsf = ath5k_hw_get_tsf64(sc->ah);
1249                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1250                 hw_tu = TSF_TO_TU(tsf);
1251
1252                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1253                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1254                         (unsigned long long)bc_tstamp,
1255                         (unsigned long long)rxs->mactime,
1256                         (unsigned long long)(rxs->mactime - bc_tstamp),
1257                         (unsigned long long)tsf);
1258
1259                 /*
1260                  * Sometimes the HW will give us a wrong tstamp in the rx
1261                  * status, causing the timestamp extension to go wrong.
1262                  * (This seems to happen especially with beacon frames bigger
1263                  * than 78 byte (incl. FCS))
1264                  * But we know that the receive timestamp must be later than the
1265                  * timestamp of the beacon since HW must have synced to that.
1266                  *
1267                  * NOTE: here we assume mactime to be after the frame was
1268                  * received, not like mac80211 which defines it at the start.
1269                  */
1270                 if (bc_tstamp > rxs->mactime) {
1271                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1272                                 "fixing mactime from %llx to %llx\n",
1273                                 (unsigned long long)rxs->mactime,
1274                                 (unsigned long long)tsf);
1275                         rxs->mactime = tsf;
1276                 }
1277
1278                 /*
1279                  * Local TSF might have moved higher than our beacon timers,
1280                  * in that case we have to update them to continue sending
1281                  * beacons. This also takes care of synchronizing beacon sending
1282                  * times with other stations.
1283                  */
1284                 if (hw_tu >= sc->nexttbtt)
1285                         ath5k_beacon_update_timers(sc, bc_tstamp);
1286
1287                 /* Check if the beacon timers are still correct, because a TSF
1288                  * update might have created a window between them - for a
1289                  * longer description see the comment of this function: */
1290                 if (!ath5k_hw_check_beacon_timers(sc->ah, sc->bintval)) {
1291                         ath5k_beacon_update_timers(sc, bc_tstamp);
1292                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1293                                 "fixed beacon timers after beacon receive\n");
1294                 }
1295         }
1296 }
1297
1298 static void
1299 ath5k_update_beacon_rssi(struct ath5k_softc *sc, struct sk_buff *skb, int rssi)
1300 {
1301         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1302         struct ath5k_hw *ah = sc->ah;
1303         struct ath_common *common = ath5k_hw_common(ah);
1304
1305         /* only beacons from our BSSID */
1306         if (!ieee80211_is_beacon(mgmt->frame_control) ||
1307             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) != 0)
1308                 return;
1309
1310         ah->ah_beacon_rssi_avg = ath5k_moving_average(ah->ah_beacon_rssi_avg,
1311                                                       rssi);
1312
1313         /* in IBSS mode we should keep RSSI statistics per neighbour */
1314         /* le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS */
1315 }
1316
1317 /*
1318  * Compute padding position. skb must contain an IEEE 802.11 frame
1319  */
1320 static int ath5k_common_padpos(struct sk_buff *skb)
1321 {
1322         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1323         __le16 frame_control = hdr->frame_control;
1324         int padpos = 24;
1325
1326         if (ieee80211_has_a4(frame_control)) {
1327                 padpos += ETH_ALEN;
1328         }
1329         if (ieee80211_is_data_qos(frame_control)) {
1330                 padpos += IEEE80211_QOS_CTL_LEN;
1331         }
1332
1333         return padpos;
1334 }
1335
1336 /*
1337  * This function expects an 802.11 frame and returns the number of
1338  * bytes added, or -1 if we don't have enough header room.
1339  */
1340 static int ath5k_add_padding(struct sk_buff *skb)
1341 {
1342         int padpos = ath5k_common_padpos(skb);
1343         int padsize = padpos & 3;
1344
1345         if (padsize && skb->len>padpos) {
1346
1347                 if (skb_headroom(skb) < padsize)
1348                         return -1;
1349
1350                 skb_push(skb, padsize);
1351                 memmove(skb->data, skb->data+padsize, padpos);
1352                 return padsize;
1353         }
1354
1355         return 0;
1356 }
1357
1358 /*
1359  * The MAC header is padded to have 32-bit boundary if the
1360  * packet payload is non-zero. The general calculation for
1361  * padsize would take into account odd header lengths:
1362  * padsize = 4 - (hdrlen & 3); however, since only
1363  * even-length headers are used, padding can only be 0 or 2
1364  * bytes and we can optimize this a bit.  We must not try to
1365  * remove padding from short control frames that do not have a
1366  * payload.
1367  *
1368  * This function expects an 802.11 frame and returns the number of
1369  * bytes removed.
1370  */
1371 static int ath5k_remove_padding(struct sk_buff *skb)
1372 {
1373         int padpos = ath5k_common_padpos(skb);
1374         int padsize = padpos & 3;
1375
1376         if (padsize && skb->len>=padpos+padsize) {
1377                 memmove(skb->data + padsize, skb->data, padpos);
1378                 skb_pull(skb, padsize);
1379                 return padsize;
1380         }
1381
1382         return 0;
1383 }
1384
1385 static void
1386 ath5k_receive_frame(struct ath5k_softc *sc, struct sk_buff *skb,
1387                     struct ath5k_rx_status *rs)
1388 {
1389         struct ieee80211_rx_status *rxs;
1390
1391         ath5k_remove_padding(skb);
1392
1393         rxs = IEEE80211_SKB_RXCB(skb);
1394
1395         rxs->flag = 0;
1396         if (unlikely(rs->rs_status & AR5K_RXERR_MIC))
1397                 rxs->flag |= RX_FLAG_MMIC_ERROR;
1398
1399         /*
1400          * always extend the mac timestamp, since this information is
1401          * also needed for proper IBSS merging.
1402          *
1403          * XXX: it might be too late to do it here, since rs_tstamp is
1404          * 15bit only. that means TSF extension has to be done within
1405          * 32768usec (about 32ms). it might be necessary to move this to
1406          * the interrupt handler, like it is done in madwifi.
1407          *
1408          * Unfortunately we don't know when the hardware takes the rx
1409          * timestamp (beginning of phy frame, data frame, end of rx?).
1410          * The only thing we know is that it is hardware specific...
1411          * On AR5213 it seems the rx timestamp is at the end of the
1412          * frame, but i'm not sure.
1413          *
1414          * NOTE: mac80211 defines mactime at the beginning of the first
1415          * data symbol. Since we don't have any time references it's
1416          * impossible to comply to that. This affects IBSS merge only
1417          * right now, so it's not too bad...
1418          */
1419         rxs->mactime = ath5k_extend_tsf(sc->ah, rs->rs_tstamp);
1420         rxs->flag |= RX_FLAG_TSFT;
1421
1422         rxs->freq = sc->curchan->center_freq;
1423         rxs->band = sc->curband->band;
1424
1425         rxs->signal = sc->ah->ah_noise_floor + rs->rs_rssi;
1426
1427         rxs->antenna = rs->rs_antenna;
1428
1429         if (rs->rs_antenna > 0 && rs->rs_antenna < 5)
1430                 sc->stats.antenna_rx[rs->rs_antenna]++;
1431         else
1432                 sc->stats.antenna_rx[0]++; /* invalid */
1433
1434         rxs->rate_idx = ath5k_hw_to_driver_rix(sc, rs->rs_rate);
1435         rxs->flag |= ath5k_rx_decrypted(sc, skb, rs);
1436
1437         if (rxs->rate_idx >= 0 && rs->rs_rate ==
1438             sc->curband->bitrates[rxs->rate_idx].hw_value_short)
1439                 rxs->flag |= RX_FLAG_SHORTPRE;
1440
1441         ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1442
1443         ath5k_update_beacon_rssi(sc, skb, rs->rs_rssi);
1444
1445         /* check beacons in IBSS mode */
1446         if (sc->opmode == NL80211_IFTYPE_ADHOC)
1447                 ath5k_check_ibss_tsf(sc, skb, rxs);
1448
1449         ieee80211_rx(sc->hw, skb);
1450 }
1451
1452 /** ath5k_frame_receive_ok() - Do we want to receive this frame or not?
1453  *
1454  * Check if we want to further process this frame or not. Also update
1455  * statistics. Return true if we want this frame, false if not.
1456  */
1457 static bool
1458 ath5k_receive_frame_ok(struct ath5k_softc *sc, struct ath5k_rx_status *rs)
1459 {
1460         sc->stats.rx_all_count++;
1461         sc->stats.rx_bytes_count += rs->rs_datalen;
1462
1463         if (unlikely(rs->rs_status)) {
1464                 if (rs->rs_status & AR5K_RXERR_CRC)
1465                         sc->stats.rxerr_crc++;
1466                 if (rs->rs_status & AR5K_RXERR_FIFO)
1467                         sc->stats.rxerr_fifo++;
1468                 if (rs->rs_status & AR5K_RXERR_PHY) {
1469                         sc->stats.rxerr_phy++;
1470                         if (rs->rs_phyerr > 0 && rs->rs_phyerr < 32)
1471                                 sc->stats.rxerr_phy_code[rs->rs_phyerr]++;
1472                         return false;
1473                 }
1474                 if (rs->rs_status & AR5K_RXERR_DECRYPT) {
1475                         /*
1476                          * Decrypt error.  If the error occurred
1477                          * because there was no hardware key, then
1478                          * let the frame through so the upper layers
1479                          * can process it.  This is necessary for 5210
1480                          * parts which have no way to setup a ``clear''
1481                          * key cache entry.
1482                          *
1483                          * XXX do key cache faulting
1484                          */
1485                         sc->stats.rxerr_decrypt++;
1486                         if (rs->rs_keyix == AR5K_RXKEYIX_INVALID &&
1487                             !(rs->rs_status & AR5K_RXERR_CRC))
1488                                 return true;
1489                 }
1490                 if (rs->rs_status & AR5K_RXERR_MIC) {
1491                         sc->stats.rxerr_mic++;
1492                         return true;
1493                 }
1494
1495                 /* reject any frames with non-crypto errors */
1496                 if (rs->rs_status & ~(AR5K_RXERR_DECRYPT))
1497                         return false;
1498         }
1499
1500         if (unlikely(rs->rs_more)) {
1501                 sc->stats.rxerr_jumbo++;
1502                 return false;
1503         }
1504         return true;
1505 }
1506
1507 static void
1508 ath5k_tasklet_rx(unsigned long data)
1509 {
1510         struct ath5k_rx_status rs = {};
1511         struct sk_buff *skb, *next_skb;
1512         dma_addr_t next_skb_addr;
1513         struct ath5k_softc *sc = (void *)data;
1514         struct ath5k_hw *ah = sc->ah;
1515         struct ath_common *common = ath5k_hw_common(ah);
1516         struct ath5k_buf *bf;
1517         struct ath5k_desc *ds;
1518         int ret;
1519
1520         spin_lock(&sc->rxbuflock);
1521         if (list_empty(&sc->rxbuf)) {
1522                 ATH5K_WARN(sc, "empty rx buf pool\n");
1523                 goto unlock;
1524         }
1525         do {
1526                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1527                 BUG_ON(bf->skb == NULL);
1528                 skb = bf->skb;
1529                 ds = bf->desc;
1530
1531                 /* bail if HW is still using self-linked descriptor */
1532                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1533                         break;
1534
1535                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1536                 if (unlikely(ret == -EINPROGRESS))
1537                         break;
1538                 else if (unlikely(ret)) {
1539                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1540                         sc->stats.rxerr_proc++;
1541                         break;
1542                 }
1543
1544                 if (ath5k_receive_frame_ok(sc, &rs)) {
1545                         next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1546
1547                         /*
1548                          * If we can't replace bf->skb with a new skb under
1549                          * memory pressure, just skip this packet
1550                          */
1551                         if (!next_skb)
1552                                 goto next;
1553
1554                         pci_unmap_single(sc->pdev, bf->skbaddr,
1555                                          common->rx_bufsize,
1556                                          PCI_DMA_FROMDEVICE);
1557
1558                         skb_put(skb, rs.rs_datalen);
1559
1560                         ath5k_receive_frame(sc, skb, &rs);
1561
1562                         bf->skb = next_skb;
1563                         bf->skbaddr = next_skb_addr;
1564                 }
1565 next:
1566                 list_move_tail(&bf->list, &sc->rxbuf);
1567         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1568 unlock:
1569         spin_unlock(&sc->rxbuflock);
1570 }
1571
1572
1573 /*************\
1574 * TX Handling *
1575 \*************/
1576
1577 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
1578                           struct ath5k_txq *txq)
1579 {
1580         struct ath5k_softc *sc = hw->priv;
1581         struct ath5k_buf *bf;
1582         unsigned long flags;
1583         int padsize;
1584
1585         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
1586
1587         /*
1588          * The hardware expects the header padded to 4 byte boundaries.
1589          * If this is not the case, we add the padding after the header.
1590          */
1591         padsize = ath5k_add_padding(skb);
1592         if (padsize < 0) {
1593                 ATH5K_ERR(sc, "tx hdrlen not %%4: not enough"
1594                           " headroom to pad");
1595                 goto drop_packet;
1596         }
1597
1598         if (txq->txq_len >= ATH5K_TXQ_LEN_MAX)
1599                 ieee80211_stop_queue(hw, txq->qnum);
1600
1601         spin_lock_irqsave(&sc->txbuflock, flags);
1602         if (list_empty(&sc->txbuf)) {
1603                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
1604                 spin_unlock_irqrestore(&sc->txbuflock, flags);
1605                 ieee80211_stop_queues(hw);
1606                 goto drop_packet;
1607         }
1608         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
1609         list_del(&bf->list);
1610         sc->txbuf_len--;
1611         if (list_empty(&sc->txbuf))
1612                 ieee80211_stop_queues(hw);
1613         spin_unlock_irqrestore(&sc->txbuflock, flags);
1614
1615         bf->skb = skb;
1616
1617         if (ath5k_txbuf_setup(sc, bf, txq, padsize)) {
1618                 bf->skb = NULL;
1619                 spin_lock_irqsave(&sc->txbuflock, flags);
1620                 list_add_tail(&bf->list, &sc->txbuf);
1621                 sc->txbuf_len++;
1622                 spin_unlock_irqrestore(&sc->txbuflock, flags);
1623                 goto drop_packet;
1624         }
1625         return NETDEV_TX_OK;
1626
1627 drop_packet:
1628         dev_kfree_skb_any(skb);
1629         return NETDEV_TX_OK;
1630 }
1631
1632 static void
1633 ath5k_tx_frame_completed(struct ath5k_softc *sc, struct sk_buff *skb,
1634                          struct ath5k_tx_status *ts)
1635 {
1636         struct ieee80211_tx_info *info;
1637         int i;
1638
1639         sc->stats.tx_all_count++;
1640         sc->stats.tx_bytes_count += skb->len;
1641         info = IEEE80211_SKB_CB(skb);
1642
1643         ieee80211_tx_info_clear_status(info);
1644         for (i = 0; i < 4; i++) {
1645                 struct ieee80211_tx_rate *r =
1646                         &info->status.rates[i];
1647
1648                 if (ts->ts_rate[i]) {
1649                         r->idx = ath5k_hw_to_driver_rix(sc, ts->ts_rate[i]);
1650                         r->count = ts->ts_retry[i];
1651                 } else {
1652                         r->idx = -1;
1653                         r->count = 0;
1654                 }
1655         }
1656
1657         /* count the successful attempt as well */
1658         info->status.rates[ts->ts_final_idx].count++;
1659
1660         if (unlikely(ts->ts_status)) {
1661                 sc->stats.ack_fail++;
1662                 if (ts->ts_status & AR5K_TXERR_FILT) {
1663                         info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1664                         sc->stats.txerr_filt++;
1665                 }
1666                 if (ts->ts_status & AR5K_TXERR_XRETRY)
1667                         sc->stats.txerr_retry++;
1668                 if (ts->ts_status & AR5K_TXERR_FIFO)
1669                         sc->stats.txerr_fifo++;
1670         } else {
1671                 info->flags |= IEEE80211_TX_STAT_ACK;
1672                 info->status.ack_signal = ts->ts_rssi;
1673         }
1674
1675         /*
1676         * Remove MAC header padding before giving the frame
1677         * back to mac80211.
1678         */
1679         ath5k_remove_padding(skb);
1680
1681         if (ts->ts_antenna > 0 && ts->ts_antenna < 5)
1682                 sc->stats.antenna_tx[ts->ts_antenna]++;
1683         else
1684                 sc->stats.antenna_tx[0]++; /* invalid */
1685
1686         ieee80211_tx_status(sc->hw, skb);
1687 }
1688
1689 static void
1690 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1691 {
1692         struct ath5k_tx_status ts = {};
1693         struct ath5k_buf *bf, *bf0;
1694         struct ath5k_desc *ds;
1695         struct sk_buff *skb;
1696         int ret;
1697
1698         spin_lock(&txq->lock);
1699         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1700
1701                 txq->txq_poll_mark = false;
1702
1703                 /* skb might already have been processed last time. */
1704                 if (bf->skb != NULL) {
1705                         ds = bf->desc;
1706
1707                         ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1708                         if (unlikely(ret == -EINPROGRESS))
1709                                 break;
1710                         else if (unlikely(ret)) {
1711                                 ATH5K_ERR(sc,
1712                                         "error %d while processing "
1713                                         "queue %u\n", ret, txq->qnum);
1714                                 break;
1715                         }
1716
1717                         skb = bf->skb;
1718                         bf->skb = NULL;
1719                         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1720                                         PCI_DMA_TODEVICE);
1721                         ath5k_tx_frame_completed(sc, skb, &ts);
1722                 }
1723
1724                 /*
1725                  * It's possible that the hardware can say the buffer is
1726                  * completed when it hasn't yet loaded the ds_link from
1727                  * host memory and moved on.
1728                  * Always keep the last descriptor to avoid HW races...
1729                  */
1730                 if (ath5k_hw_get_txdp(sc->ah, txq->qnum) != bf->daddr) {
1731                         spin_lock(&sc->txbuflock);
1732                         list_move_tail(&bf->list, &sc->txbuf);
1733                         sc->txbuf_len++;
1734                         txq->txq_len--;
1735                         spin_unlock(&sc->txbuflock);
1736                 }
1737         }
1738         spin_unlock(&txq->lock);
1739         if (txq->txq_len < ATH5K_TXQ_LEN_LOW && txq->qnum < 4)
1740                 ieee80211_wake_queue(sc->hw, txq->qnum);
1741 }
1742
1743 static void
1744 ath5k_tasklet_tx(unsigned long data)
1745 {
1746         int i;
1747         struct ath5k_softc *sc = (void *)data;
1748
1749         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
1750                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
1751                         ath5k_tx_processq(sc, &sc->txqs[i]);
1752 }
1753
1754
1755 /*****************\
1756 * Beacon handling *
1757 \*****************/
1758
1759 /*
1760  * Setup the beacon frame for transmit.
1761  */
1762 static int
1763 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1764 {
1765         struct sk_buff *skb = bf->skb;
1766         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1767         struct ath5k_hw *ah = sc->ah;
1768         struct ath5k_desc *ds;
1769         int ret = 0;
1770         u8 antenna;
1771         u32 flags;
1772         const int padsize = 0;
1773
1774         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1775                         PCI_DMA_TODEVICE);
1776         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
1777                         "skbaddr %llx\n", skb, skb->data, skb->len,
1778                         (unsigned long long)bf->skbaddr);
1779         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
1780                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
1781                 return -EIO;
1782         }
1783
1784         ds = bf->desc;
1785         antenna = ah->ah_tx_ant;
1786
1787         flags = AR5K_TXDESC_NOACK;
1788         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
1789                 ds->ds_link = bf->daddr;        /* self-linked */
1790                 flags |= AR5K_TXDESC_VEOL;
1791         } else
1792                 ds->ds_link = 0;
1793
1794         /*
1795          * If we use multiple antennas on AP and use
1796          * the Sectored AP scenario, switch antenna every
1797          * 4 beacons to make sure everybody hears our AP.
1798          * When a client tries to associate, hw will keep
1799          * track of the tx antenna to be used for this client
1800          * automaticaly, based on ACKed packets.
1801          *
1802          * Note: AP still listens and transmits RTS on the
1803          * default antenna which is supposed to be an omni.
1804          *
1805          * Note2: On sectored scenarios it's possible to have
1806          * multiple antennas (1 omni -- the default -- and 14
1807          * sectors), so if we choose to actually support this
1808          * mode, we need to allow the user to set how many antennas
1809          * we have and tweak the code below to send beacons
1810          * on all of them.
1811          */
1812         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
1813                 antenna = sc->bsent & 4 ? 2 : 1;
1814
1815
1816         /* FIXME: If we are in g mode and rate is a CCK rate
1817          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1818          * from tx power (value is in dB units already) */
1819         ds->ds_data = bf->skbaddr;
1820         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
1821                         ieee80211_get_hdrlen_from_skb(skb), padsize,
1822                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
1823                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
1824                         1, AR5K_TXKEYIX_INVALID,
1825                         antenna, flags, 0, 0);
1826         if (ret)
1827                 goto err_unmap;
1828
1829         return 0;
1830 err_unmap:
1831         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1832         return ret;
1833 }
1834
1835 /*
1836  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
1837  * this is called only once at config_bss time, for AP we do it every
1838  * SWBA interrupt so that the TIM will reflect buffered frames.
1839  *
1840  * Called with the beacon lock.
1841  */
1842 static int
1843 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
1844 {
1845         int ret;
1846         struct ath5k_softc *sc = hw->priv;
1847         struct ath5k_vif *avf = (void *)vif->drv_priv;
1848         struct sk_buff *skb;
1849
1850         if (WARN_ON(!vif)) {
1851                 ret = -EINVAL;
1852                 goto out;
1853         }
1854
1855         skb = ieee80211_beacon_get(hw, vif);
1856
1857         if (!skb) {
1858                 ret = -ENOMEM;
1859                 goto out;
1860         }
1861
1862         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
1863
1864         ath5k_txbuf_free_skb(sc, avf->bbuf);
1865         avf->bbuf->skb = skb;
1866         ret = ath5k_beacon_setup(sc, avf->bbuf);
1867         if (ret)
1868                 avf->bbuf->skb = NULL;
1869 out:
1870         return ret;
1871 }
1872
1873 /*
1874  * Transmit a beacon frame at SWBA.  Dynamic updates to the
1875  * frame contents are done as needed and the slot time is
1876  * also adjusted based on current state.
1877  *
1878  * This is called from software irq context (beacontq tasklets)
1879  * or user context from ath5k_beacon_config.
1880  */
1881 static void
1882 ath5k_beacon_send(struct ath5k_softc *sc)
1883 {
1884         struct ath5k_hw *ah = sc->ah;
1885         struct ieee80211_vif *vif;
1886         struct ath5k_vif *avf;
1887         struct ath5k_buf *bf;
1888         struct sk_buff *skb;
1889
1890         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
1891
1892         /*
1893          * Check if the previous beacon has gone out.  If
1894          * not, don't don't try to post another: skip this
1895          * period and wait for the next.  Missed beacons
1896          * indicate a problem and should not occur.  If we
1897          * miss too many consecutive beacons reset the device.
1898          */
1899         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
1900                 sc->bmisscount++;
1901                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1902                         "missed %u consecutive beacons\n", sc->bmisscount);
1903                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
1904                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1905                                 "stuck beacon time (%u missed)\n",
1906                                 sc->bmisscount);
1907                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
1908                                   "stuck beacon, resetting\n");
1909                         ieee80211_queue_work(sc->hw, &sc->reset_work);
1910                 }
1911                 return;
1912         }
1913         if (unlikely(sc->bmisscount != 0)) {
1914                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1915                         "resume beacon xmit after %u misses\n",
1916                         sc->bmisscount);
1917                 sc->bmisscount = 0;
1918         }
1919
1920         if ((sc->opmode == NL80211_IFTYPE_AP && sc->num_ap_vifs > 1) ||
1921                         sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1922                 u64 tsf = ath5k_hw_get_tsf64(ah);
1923                 u32 tsftu = TSF_TO_TU(tsf);
1924                 int slot = ((tsftu % sc->bintval) * ATH_BCBUF) / sc->bintval;
1925                 vif = sc->bslot[(slot + 1) % ATH_BCBUF];
1926                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1927                         "tsf %llx tsftu %x intval %u slot %u vif %p\n",
1928                         (unsigned long long)tsf, tsftu, sc->bintval, slot, vif);
1929         } else /* only one interface */
1930                 vif = sc->bslot[0];
1931
1932         if (!vif)
1933                 return;
1934
1935         avf = (void *)vif->drv_priv;
1936         bf = avf->bbuf;
1937         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
1938                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
1939                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
1940                 return;
1941         }
1942
1943         /*
1944          * Stop any current dma and put the new frame on the queue.
1945          * This should never fail since we check above that no frames
1946          * are still pending on the queue.
1947          */
1948         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
1949                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
1950                 /* NB: hw still stops DMA, so proceed */
1951         }
1952
1953         /* refresh the beacon for AP or MESH mode */
1954         if (sc->opmode == NL80211_IFTYPE_AP ||
1955                         sc->opmode == NL80211_IFTYPE_MESH_POINT)
1956                 ath5k_beacon_update(sc->hw, vif);
1957
1958         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
1959         ath5k_hw_start_tx_dma(ah, sc->bhalq);
1960         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
1961                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
1962
1963         skb = ieee80211_get_buffered_bc(sc->hw, vif);
1964         while (skb) {
1965                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
1966                 skb = ieee80211_get_buffered_bc(sc->hw, vif);
1967         }
1968
1969         sc->bsent++;
1970 }
1971
1972 /**
1973  * ath5k_beacon_update_timers - update beacon timers
1974  *
1975  * @sc: struct ath5k_softc pointer we are operating on
1976  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
1977  *          beacon timer update based on the current HW TSF.
1978  *
1979  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
1980  * of a received beacon or the current local hardware TSF and write it to the
1981  * beacon timer registers.
1982  *
1983  * This is called in a variety of situations, e.g. when a beacon is received,
1984  * when a TSF update has been detected, but also when an new IBSS is created or
1985  * when we otherwise know we have to update the timers, but we keep it in this
1986  * function to have it all together in one place.
1987  */
1988 static void
1989 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
1990 {
1991         struct ath5k_hw *ah = sc->ah;
1992         u32 nexttbtt, intval, hw_tu, bc_tu;
1993         u64 hw_tsf;
1994
1995         intval = sc->bintval & AR5K_BEACON_PERIOD;
1996         if (sc->opmode == NL80211_IFTYPE_AP && sc->num_ap_vifs > 1) {
1997                 intval /= ATH_BCBUF;    /* staggered multi-bss beacons */
1998                 if (intval < 15)
1999                         ATH5K_WARN(sc, "intval %u is too low, min 15\n",
2000                                    intval);
2001         }
2002         if (WARN_ON(!intval))
2003                 return;
2004
2005         /* beacon TSF converted to TU */
2006         bc_tu = TSF_TO_TU(bc_tsf);
2007
2008         /* current TSF converted to TU */
2009         hw_tsf = ath5k_hw_get_tsf64(ah);
2010         hw_tu = TSF_TO_TU(hw_tsf);
2011
2012 #define FUDGE AR5K_TUNE_SW_BEACON_RESP + 3
2013         /* We use FUDGE to make sure the next TBTT is ahead of the current TU.
2014          * Since we later substract AR5K_TUNE_SW_BEACON_RESP (10) in the timer
2015          * configuration we need to make sure it is bigger than that. */
2016
2017         if (bc_tsf == -1) {
2018                 /*
2019                  * no beacons received, called internally.
2020                  * just need to refresh timers based on HW TSF.
2021                  */
2022                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2023         } else if (bc_tsf == 0) {
2024                 /*
2025                  * no beacon received, probably called by ath5k_reset_tsf().
2026                  * reset TSF to start with 0.
2027                  */
2028                 nexttbtt = intval;
2029                 intval |= AR5K_BEACON_RESET_TSF;
2030         } else if (bc_tsf > hw_tsf) {
2031                 /*
2032                  * beacon received, SW merge happend but HW TSF not yet updated.
2033                  * not possible to reconfigure timers yet, but next time we
2034                  * receive a beacon with the same BSSID, the hardware will
2035                  * automatically update the TSF and then we need to reconfigure
2036                  * the timers.
2037                  */
2038                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2039                         "need to wait for HW TSF sync\n");
2040                 return;
2041         } else {
2042                 /*
2043                  * most important case for beacon synchronization between STA.
2044                  *
2045                  * beacon received and HW TSF has been already updated by HW.
2046                  * update next TBTT based on the TSF of the beacon, but make
2047                  * sure it is ahead of our local TSF timer.
2048                  */
2049                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2050         }
2051 #undef FUDGE
2052
2053         sc->nexttbtt = nexttbtt;
2054
2055         intval |= AR5K_BEACON_ENA;
2056         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2057
2058         /*
2059          * debugging output last in order to preserve the time critical aspect
2060          * of this function
2061          */
2062         if (bc_tsf == -1)
2063                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2064                         "reconfigured timers based on HW TSF\n");
2065         else if (bc_tsf == 0)
2066                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2067                         "reset HW TSF and timers\n");
2068         else
2069                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2070                         "updated timers based on beacon TSF\n");
2071
2072         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2073                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2074                           (unsigned long long) bc_tsf,
2075                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2076         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2077                 intval & AR5K_BEACON_PERIOD,
2078                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2079                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2080 }
2081
2082 /**
2083  * ath5k_beacon_config - Configure the beacon queues and interrupts
2084  *
2085  * @sc: struct ath5k_softc pointer we are operating on
2086  *
2087  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2088  * interrupts to detect TSF updates only.
2089  */
2090 static void
2091 ath5k_beacon_config(struct ath5k_softc *sc)
2092 {
2093         struct ath5k_hw *ah = sc->ah;
2094         unsigned long flags;
2095
2096         spin_lock_irqsave(&sc->block, flags);
2097         sc->bmisscount = 0;
2098         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2099
2100         if (sc->enable_beacon) {
2101                 /*
2102                  * In IBSS mode we use a self-linked tx descriptor and let the
2103                  * hardware send the beacons automatically. We have to load it
2104                  * only once here.
2105                  * We use the SWBA interrupt only to keep track of the beacon
2106                  * timers in order to detect automatic TSF updates.
2107                  */
2108                 ath5k_beaconq_config(sc);
2109
2110                 sc->imask |= AR5K_INT_SWBA;
2111
2112                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2113                         if (ath5k_hw_hasveol(ah))
2114                                 ath5k_beacon_send(sc);
2115                 } else
2116                         ath5k_beacon_update_timers(sc, -1);
2117         } else {
2118                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2119         }
2120
2121         ath5k_hw_set_imr(ah, sc->imask);
2122         mmiowb();
2123         spin_unlock_irqrestore(&sc->block, flags);
2124 }
2125
2126 static void ath5k_tasklet_beacon(unsigned long data)
2127 {
2128         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2129
2130         /*
2131          * Software beacon alert--time to send a beacon.
2132          *
2133          * In IBSS mode we use this interrupt just to
2134          * keep track of the next TBTT (target beacon
2135          * transmission time) in order to detect wether
2136          * automatic TSF updates happened.
2137          */
2138         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2139                 /* XXX: only if VEOL suppported */
2140                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2141                 sc->nexttbtt += sc->bintval;
2142                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2143                                 "SWBA nexttbtt: %x hw_tu: %x "
2144                                 "TSF: %llx\n",
2145                                 sc->nexttbtt,
2146                                 TSF_TO_TU(tsf),
2147                                 (unsigned long long) tsf);
2148         } else {
2149                 spin_lock(&sc->block);
2150                 ath5k_beacon_send(sc);
2151                 spin_unlock(&sc->block);
2152         }
2153 }
2154
2155
2156 /********************\
2157 * Interrupt handling *
2158 \********************/
2159
2160 static void
2161 ath5k_intr_calibration_poll(struct ath5k_hw *ah)
2162 {
2163         if (time_is_before_eq_jiffies(ah->ah_cal_next_ani) &&
2164             !(ah->ah_cal_mask & AR5K_CALIBRATION_FULL)) {
2165                 /* run ANI only when full calibration is not active */
2166                 ah->ah_cal_next_ani = jiffies +
2167                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_ANI);
2168                 tasklet_schedule(&ah->ah_sc->ani_tasklet);
2169
2170         } else if (time_is_before_eq_jiffies(ah->ah_cal_next_full)) {
2171                 ah->ah_cal_next_full = jiffies +
2172                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_FULL);
2173                 tasklet_schedule(&ah->ah_sc->calib);
2174         }
2175         /* we could use SWI to generate enough interrupts to meet our
2176          * calibration interval requirements, if necessary:
2177          * AR5K_REG_ENABLE_BITS(ah, AR5K_CR, AR5K_CR_SWI); */
2178 }
2179
2180 static irqreturn_t
2181 ath5k_intr(int irq, void *dev_id)
2182 {
2183         struct ath5k_softc *sc = dev_id;
2184         struct ath5k_hw *ah = sc->ah;
2185         enum ath5k_int status;
2186         unsigned int counter = 1000;
2187
2188         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2189                                 !ath5k_hw_is_intr_pending(ah)))
2190                 return IRQ_NONE;
2191
2192         do {
2193                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2194                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2195                                 status, sc->imask);
2196                 if (unlikely(status & AR5K_INT_FATAL)) {
2197                         /*
2198                          * Fatal errors are unrecoverable.
2199                          * Typically these are caused by DMA errors.
2200                          */
2201                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2202                                   "fatal int, resetting\n");
2203                         ieee80211_queue_work(sc->hw, &sc->reset_work);
2204                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2205                         /*
2206                          * Receive buffers are full. Either the bus is busy or
2207                          * the CPU is not fast enough to process all received
2208                          * frames.
2209                          * Older chipsets need a reset to come out of this
2210                          * condition, but we treat it as RX for newer chips.
2211                          * We don't know exactly which versions need a reset -
2212                          * this guess is copied from the HAL.
2213                          */
2214                         sc->stats.rxorn_intr++;
2215                         if (ah->ah_mac_srev < AR5K_SREV_AR5212) {
2216                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2217                                           "rx overrun, resetting\n");
2218                                 ieee80211_queue_work(sc->hw, &sc->reset_work);
2219                         }
2220                         else
2221                                 tasklet_schedule(&sc->rxtq);
2222                 } else {
2223                         if (status & AR5K_INT_SWBA) {
2224                                 tasklet_hi_schedule(&sc->beacontq);
2225                         }
2226                         if (status & AR5K_INT_RXEOL) {
2227                                 /*
2228                                 * NB: the hardware should re-read the link when
2229                                 *     RXE bit is written, but it doesn't work at
2230                                 *     least on older hardware revs.
2231                                 */
2232                                 sc->stats.rxeol_intr++;
2233                         }
2234                         if (status & AR5K_INT_TXURN) {
2235                                 /* bump tx trigger level */
2236                                 ath5k_hw_update_tx_triglevel(ah, true);
2237                         }
2238                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2239                                 tasklet_schedule(&sc->rxtq);
2240                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2241                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2242                                 tasklet_schedule(&sc->txtq);
2243                         if (status & AR5K_INT_BMISS) {
2244                                 /* TODO */
2245                         }
2246                         if (status & AR5K_INT_MIB) {
2247                                 sc->stats.mib_intr++;
2248                                 ath5k_hw_update_mib_counters(ah);
2249                                 ath5k_ani_mib_intr(ah);
2250                         }
2251                         if (status & AR5K_INT_GPIO)
2252                                 tasklet_schedule(&sc->rf_kill.toggleq);
2253
2254                 }
2255         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2256
2257         if (unlikely(!counter))
2258                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2259
2260         ath5k_intr_calibration_poll(ah);
2261
2262         return IRQ_HANDLED;
2263 }
2264
2265 /*
2266  * Periodically recalibrate the PHY to account
2267  * for temperature/environment changes.
2268  */
2269 static void
2270 ath5k_tasklet_calibrate(unsigned long data)
2271 {
2272         struct ath5k_softc *sc = (void *)data;
2273         struct ath5k_hw *ah = sc->ah;
2274
2275         /* Only full calibration for now */
2276         ah->ah_cal_mask |= AR5K_CALIBRATION_FULL;
2277
2278         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2279                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2280                 sc->curchan->hw_value);
2281
2282         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2283                 /*
2284                  * Rfgain is out of bounds, reset the chip
2285                  * to load new gain values.
2286                  */
2287                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2288                 ieee80211_queue_work(sc->hw, &sc->reset_work);
2289         }
2290         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2291                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2292                         ieee80211_frequency_to_channel(
2293                                 sc->curchan->center_freq));
2294
2295         /* Noise floor calibration interrupts rx/tx path while I/Q calibration
2296          * doesn't.
2297          * TODO: We should stop TX here, so that it doesn't interfere.
2298          * Note that stopping the queues is not enough to stop TX! */
2299         if (time_is_before_eq_jiffies(ah->ah_cal_next_nf)) {
2300                 ah->ah_cal_next_nf = jiffies +
2301                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_NF);
2302                 ath5k_hw_update_noise_floor(ah);
2303         }
2304
2305         ah->ah_cal_mask &= ~AR5K_CALIBRATION_FULL;
2306 }
2307
2308
2309 static void
2310 ath5k_tasklet_ani(unsigned long data)
2311 {
2312         struct ath5k_softc *sc = (void *)data;
2313         struct ath5k_hw *ah = sc->ah;
2314
2315         ah->ah_cal_mask |= AR5K_CALIBRATION_ANI;
2316         ath5k_ani_calibration(ah);
2317         ah->ah_cal_mask &= ~AR5K_CALIBRATION_ANI;
2318 }
2319
2320
2321 static void
2322 ath5k_tx_complete_poll_work(struct work_struct *work)
2323 {
2324         struct ath5k_softc *sc = container_of(work, struct ath5k_softc,
2325                         tx_complete_work.work);
2326         struct ath5k_txq *txq;
2327         int i;
2328         bool needreset = false;
2329
2330         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++) {
2331                 if (sc->txqs[i].setup) {
2332                         txq = &sc->txqs[i];
2333                         spin_lock_bh(&txq->lock);
2334                         if (txq->txq_len > 1) {
2335                                 if (txq->txq_poll_mark) {
2336                                         ATH5K_DBG(sc, ATH5K_DEBUG_XMIT,
2337                                                   "TX queue stuck %d\n",
2338                                                   txq->qnum);
2339                                         needreset = true;
2340                                         txq->txq_stuck++;
2341                                         spin_unlock_bh(&txq->lock);
2342                                         break;
2343                                 } else {
2344                                         txq->txq_poll_mark = true;
2345                                 }
2346                         }
2347                         spin_unlock_bh(&txq->lock);
2348                 }
2349         }
2350
2351         if (needreset) {
2352                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2353                           "TX queues stuck, resetting\n");
2354                 ath5k_reset(sc, sc->curchan);
2355         }
2356
2357         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2358                 msecs_to_jiffies(ATH5K_TX_COMPLETE_POLL_INT));
2359 }
2360
2361
2362 /*************************\
2363 * Initialization routines *
2364 \*************************/
2365
2366 static int
2367 ath5k_stop_locked(struct ath5k_softc *sc)
2368 {
2369         struct ath5k_hw *ah = sc->ah;
2370
2371         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2372                         test_bit(ATH_STAT_INVALID, sc->status));
2373
2374         /*
2375          * Shutdown the hardware and driver:
2376          *    stop output from above
2377          *    disable interrupts
2378          *    turn off timers
2379          *    turn off the radio
2380          *    clear transmit machinery
2381          *    clear receive machinery
2382          *    drain and release tx queues
2383          *    reclaim beacon resources
2384          *    power down hardware
2385          *
2386          * Note that some of this work is not possible if the
2387          * hardware is gone (invalid).
2388          */
2389         ieee80211_stop_queues(sc->hw);
2390
2391         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2392                 ath5k_led_off(sc);
2393                 ath5k_hw_set_imr(ah, 0);
2394                 synchronize_irq(sc->pdev->irq);
2395         }
2396         ath5k_txq_cleanup(sc);
2397         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2398                 ath5k_rx_stop(sc);
2399                 ath5k_hw_phy_disable(ah);
2400         }
2401
2402         return 0;
2403 }
2404
2405 static int
2406 ath5k_init(struct ath5k_softc *sc)
2407 {
2408         struct ath5k_hw *ah = sc->ah;
2409         struct ath_common *common = ath5k_hw_common(ah);
2410         int ret, i;
2411
2412         mutex_lock(&sc->lock);
2413
2414         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2415
2416         /*
2417          * Stop anything previously setup.  This is safe
2418          * no matter this is the first time through or not.
2419          */
2420         ath5k_stop_locked(sc);
2421
2422         /*
2423          * The basic interface to setting the hardware in a good
2424          * state is ``reset''.  On return the hardware is known to
2425          * be powered up and with interrupts disabled.  This must
2426          * be followed by initialization of the appropriate bits
2427          * and then setup of the interrupt mask.
2428          */
2429         sc->curchan = sc->hw->conf.channel;
2430         sc->curband = &sc->sbands[sc->curchan->band];
2431         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2432                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2433                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_MIB;
2434
2435         ret = ath5k_reset(sc, NULL);
2436         if (ret)
2437                 goto done;
2438
2439         ath5k_rfkill_hw_start(ah);
2440
2441         /*
2442          * Reset the key cache since some parts do not reset the
2443          * contents on initial power up or resume from suspend.
2444          */
2445         for (i = 0; i < common->keymax; i++)
2446                 ath_hw_keyreset(common, (u16) i);
2447
2448         ath5k_hw_set_ack_bitrate_high(ah, true);
2449
2450         for (i = 0; i < ARRAY_SIZE(sc->bslot); i++)
2451                 sc->bslot[i] = NULL;
2452
2453         ret = 0;
2454 done:
2455         mmiowb();
2456         mutex_unlock(&sc->lock);
2457
2458         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2459                         msecs_to_jiffies(ATH5K_TX_COMPLETE_POLL_INT));
2460
2461         return ret;
2462 }
2463
2464 static void stop_tasklets(struct ath5k_softc *sc)
2465 {
2466         tasklet_kill(&sc->rxtq);
2467         tasklet_kill(&sc->txtq);
2468         tasklet_kill(&sc->calib);
2469         tasklet_kill(&sc->beacontq);
2470         tasklet_kill(&sc->ani_tasklet);
2471 }
2472
2473 /*
2474  * Stop the device, grabbing the top-level lock to protect
2475  * against concurrent entry through ath5k_init (which can happen
2476  * if another thread does a system call and the thread doing the
2477  * stop is preempted).
2478  */
2479 static int
2480 ath5k_stop_hw(struct ath5k_softc *sc)
2481 {
2482         int ret;
2483
2484         mutex_lock(&sc->lock);
2485         ret = ath5k_stop_locked(sc);
2486         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2487                 /*
2488                  * Don't set the card in full sleep mode!
2489                  *
2490                  * a) When the device is in this state it must be carefully
2491                  * woken up or references to registers in the PCI clock
2492                  * domain may freeze the bus (and system).  This varies
2493                  * by chip and is mostly an issue with newer parts
2494                  * (madwifi sources mentioned srev >= 0x78) that go to
2495                  * sleep more quickly.
2496                  *
2497                  * b) On older chips full sleep results a weird behaviour
2498                  * during wakeup. I tested various cards with srev < 0x78
2499                  * and they don't wake up after module reload, a second
2500                  * module reload is needed to bring the card up again.
2501                  *
2502                  * Until we figure out what's going on don't enable
2503                  * full chip reset on any chip (this is what Legacy HAL
2504                  * and Sam's HAL do anyway). Instead Perform a full reset
2505                  * on the device (same as initial state after attach) and
2506                  * leave it idle (keep MAC/BB on warm reset) */
2507                 ret = ath5k_hw_on_hold(sc->ah);
2508
2509                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2510                                 "putting device to sleep\n");
2511         }
2512
2513         mmiowb();
2514         mutex_unlock(&sc->lock);
2515
2516         stop_tasklets(sc);
2517
2518         cancel_delayed_work_sync(&sc->tx_complete_work);
2519
2520         ath5k_rfkill_hw_stop(sc->ah);
2521
2522         return ret;
2523 }
2524
2525 /*
2526  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2527  * and change to the given channel.
2528  *
2529  * This should be called with sc->lock.
2530  */
2531 static int
2532 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2533 {
2534         struct ath5k_hw *ah = sc->ah;
2535         int ret;
2536
2537         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2538
2539         ath5k_hw_set_imr(ah, 0);
2540         synchronize_irq(sc->pdev->irq);
2541         stop_tasklets(sc);
2542
2543         if (chan) {
2544                 ath5k_txq_cleanup(sc);
2545                 ath5k_rx_stop(sc);
2546
2547                 sc->curchan = chan;
2548                 sc->curband = &sc->sbands[chan->band];
2549         }
2550         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2551         if (ret) {
2552                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2553                 goto err;
2554         }
2555
2556         ret = ath5k_rx_start(sc);
2557         if (ret) {
2558                 ATH5K_ERR(sc, "can't start recv logic\n");
2559                 goto err;
2560         }
2561
2562         ath5k_ani_init(ah, ah->ah_sc->ani_state.ani_mode);
2563
2564         ah->ah_cal_next_full = jiffies;
2565         ah->ah_cal_next_ani = jiffies;
2566         ah->ah_cal_next_nf = jiffies;
2567
2568         /*
2569          * Change channels and update the h/w rate map if we're switching;
2570          * e.g. 11a to 11b/g.
2571          *
2572          * We may be doing a reset in response to an ioctl that changes the
2573          * channel so update any state that might change as a result.
2574          *
2575          * XXX needed?
2576          */
2577 /*      ath5k_chan_change(sc, c); */
2578
2579         ath5k_beacon_config(sc);
2580         /* intrs are enabled by ath5k_beacon_config */
2581
2582         ieee80211_wake_queues(sc->hw);
2583
2584         return 0;
2585 err:
2586         return ret;
2587 }
2588
2589 static void ath5k_reset_work(struct work_struct *work)
2590 {
2591         struct ath5k_softc *sc = container_of(work, struct ath5k_softc,
2592                 reset_work);
2593
2594         mutex_lock(&sc->lock);
2595         ath5k_reset(sc, sc->curchan);
2596         mutex_unlock(&sc->lock);
2597 }
2598
2599 static int
2600 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
2601 {
2602         struct ath5k_softc *sc = hw->priv;
2603         struct ath5k_hw *ah = sc->ah;
2604         struct ath_regulatory *regulatory = ath5k_hw_regulatory(ah);
2605         struct ath5k_txq *txq;
2606         u8 mac[ETH_ALEN] = {};
2607         int ret;
2608
2609         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
2610
2611         /*
2612          * Check if the MAC has multi-rate retry support.
2613          * We do this by trying to setup a fake extended
2614          * descriptor.  MACs that don't have support will
2615          * return false w/o doing anything.  MACs that do
2616          * support it will return true w/o doing anything.
2617          */
2618         ret = ath5k_hw_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
2619
2620         if (ret < 0)
2621                 goto err;
2622         if (ret > 0)
2623                 __set_bit(ATH_STAT_MRRETRY, sc->status);
2624
2625         /*
2626          * Collect the channel list.  The 802.11 layer
2627          * is resposible for filtering this list based
2628          * on settings like the phy mode and regulatory
2629          * domain restrictions.
2630          */
2631         ret = ath5k_setup_bands(hw);
2632         if (ret) {
2633                 ATH5K_ERR(sc, "can't get channels\n");
2634                 goto err;
2635         }
2636
2637         /* NB: setup here so ath5k_rate_update is happy */
2638         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
2639                 ath5k_setcurmode(sc, AR5K_MODE_11A);
2640         else
2641                 ath5k_setcurmode(sc, AR5K_MODE_11B);
2642
2643         /*
2644          * Allocate tx+rx descriptors and populate the lists.
2645          */
2646         ret = ath5k_desc_alloc(sc, pdev);
2647         if (ret) {
2648                 ATH5K_ERR(sc, "can't allocate descriptors\n");
2649                 goto err;
2650         }
2651
2652         /*
2653          * Allocate hardware transmit queues: one queue for
2654          * beacon frames and one data queue for each QoS
2655          * priority.  Note that hw functions handle resetting
2656          * these queues at the needed time.
2657          */
2658         ret = ath5k_beaconq_setup(ah);
2659         if (ret < 0) {
2660                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
2661                 goto err_desc;
2662         }
2663         sc->bhalq = ret;
2664         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
2665         if (IS_ERR(sc->cabq)) {
2666                 ATH5K_ERR(sc, "can't setup cab queue\n");
2667                 ret = PTR_ERR(sc->cabq);
2668                 goto err_bhal;
2669         }
2670
2671         /* This order matches mac80211's queue priority, so we can
2672          * directly use the mac80211 queue number without any mapping */
2673         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_VO);
2674         if (IS_ERR(txq)) {
2675                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2676                 ret = PTR_ERR(txq);
2677                 goto err_queues;
2678         }
2679         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_VI);
2680         if (IS_ERR(txq)) {
2681                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2682                 ret = PTR_ERR(txq);
2683                 goto err_queues;
2684         }
2685         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BE);
2686         if (IS_ERR(txq)) {
2687                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2688                 ret = PTR_ERR(txq);
2689                 goto err_queues;
2690         }
2691         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
2692         if (IS_ERR(txq)) {
2693                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2694                 ret = PTR_ERR(txq);
2695                 goto err_queues;
2696         }
2697         hw->queues = 4;
2698
2699         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
2700         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
2701         tasklet_init(&sc->calib, ath5k_tasklet_calibrate, (unsigned long)sc);
2702         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
2703         tasklet_init(&sc->ani_tasklet, ath5k_tasklet_ani, (unsigned long)sc);
2704
2705         INIT_WORK(&sc->reset_work, ath5k_reset_work);
2706         INIT_DELAYED_WORK(&sc->tx_complete_work, ath5k_tx_complete_poll_work);
2707
2708         ret = ath5k_eeprom_read_mac(ah, mac);
2709         if (ret) {
2710                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
2711                         sc->pdev->device);
2712                 goto err_queues;
2713         }
2714
2715         SET_IEEE80211_PERM_ADDR(hw, mac);
2716         memcpy(&sc->lladdr, mac, ETH_ALEN);
2717         /* All MAC address bits matter for ACKs */
2718         ath5k_update_bssid_mask_and_opmode(sc, NULL);
2719
2720         regulatory->current_rd = ah->ah_capabilities.cap_eeprom.ee_regdomain;
2721         ret = ath_regd_init(regulatory, hw->wiphy, ath5k_reg_notifier);
2722         if (ret) {
2723                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
2724                 goto err_queues;
2725         }
2726
2727         ret = ieee80211_register_hw(hw);
2728         if (ret) {
2729                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
2730                 goto err_queues;
2731         }
2732
2733         if (!ath_is_world_regd(regulatory))
2734                 regulatory_hint(hw->wiphy, regulatory->alpha2);
2735
2736         ath5k_init_leds(sc);
2737
2738         ath5k_sysfs_register(sc);
2739
2740         return 0;
2741 err_queues:
2742         ath5k_txq_release(sc);
2743 err_bhal:
2744         ath5k_hw_release_tx_queue(ah, sc->bhalq);
2745 err_desc:
2746         ath5k_desc_free(sc, pdev);
2747 err:
2748         return ret;
2749 }
2750
2751 static void
2752 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
2753 {
2754         struct ath5k_softc *sc = hw->priv;
2755
2756         /*
2757          * NB: the order of these is important:
2758          * o call the 802.11 layer before detaching ath5k_hw to
2759          *   ensure callbacks into the driver to delete global
2760          *   key cache entries can be handled
2761          * o reclaim the tx queue data structures after calling
2762          *   the 802.11 layer as we'll get called back to reclaim
2763          *   node state and potentially want to use them
2764          * o to cleanup the tx queues the hal is called, so detach
2765          *   it last
2766          * XXX: ??? detach ath5k_hw ???
2767          * Other than that, it's straightforward...
2768          */
2769         ieee80211_unregister_hw(hw);
2770         ath5k_desc_free(sc, pdev);
2771         ath5k_txq_release(sc);
2772         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
2773         ath5k_unregister_leds(sc);
2774
2775         ath5k_sysfs_unregister(sc);
2776         /*
2777          * NB: can't reclaim these until after ieee80211_ifdetach
2778          * returns because we'll get called back to reclaim node
2779          * state and potentially want to use them.
2780          */
2781 }
2782
2783 /********************\
2784 * Mac80211 functions *
2785 \********************/
2786
2787 static int
2788 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2789 {
2790         struct ath5k_softc *sc = hw->priv;
2791         u16 qnum = skb_get_queue_mapping(skb);
2792
2793         if (WARN_ON(qnum >= sc->ah->ah_capabilities.cap_queues.q_tx_num)) {
2794                 dev_kfree_skb_any(skb);
2795                 return 0;
2796         }
2797
2798         return ath5k_tx_queue(hw, skb, &sc->txqs[qnum]);
2799 }
2800
2801 static int ath5k_start(struct ieee80211_hw *hw)
2802 {
2803         return ath5k_init(hw->priv);
2804 }
2805
2806 static void ath5k_stop(struct ieee80211_hw *hw)
2807 {
2808         ath5k_stop_hw(hw->priv);
2809 }
2810
2811 static int ath5k_add_interface(struct ieee80211_hw *hw,
2812                 struct ieee80211_vif *vif)
2813 {
2814         struct ath5k_softc *sc = hw->priv;
2815         int ret;
2816         struct ath5k_vif *avf = (void *)vif->drv_priv;
2817
2818         mutex_lock(&sc->lock);
2819
2820         if ((vif->type == NL80211_IFTYPE_AP ||
2821              vif->type == NL80211_IFTYPE_ADHOC)
2822             && (sc->num_ap_vifs + sc->num_adhoc_vifs) >= ATH_BCBUF) {
2823                 ret = -ELNRNG;
2824                 goto end;
2825         }
2826
2827         /* Don't allow other interfaces if one ad-hoc is configured.
2828          * TODO: Fix the problems with ad-hoc and multiple other interfaces.
2829          * We would need to operate the HW in ad-hoc mode to allow TSF updates
2830          * for the IBSS, but this breaks with additional AP or STA interfaces
2831          * at the moment. */
2832         if (sc->num_adhoc_vifs ||
2833             (sc->nvifs && vif->type == NL80211_IFTYPE_ADHOC)) {
2834                 ATH5K_ERR(sc, "Only one single ad-hoc interface is allowed.\n");
2835                 ret = -ELNRNG;
2836                 goto end;
2837         }
2838
2839         switch (vif->type) {
2840         case NL80211_IFTYPE_AP:
2841         case NL80211_IFTYPE_STATION:
2842         case NL80211_IFTYPE_ADHOC:
2843         case NL80211_IFTYPE_MESH_POINT:
2844                 avf->opmode = vif->type;
2845                 break;
2846         default:
2847                 ret = -EOPNOTSUPP;
2848                 goto end;
2849         }
2850
2851         sc->nvifs++;
2852         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "add interface mode %d\n", avf->opmode);
2853
2854         /* Assign the vap/adhoc to a beacon xmit slot. */
2855         if ((avf->opmode == NL80211_IFTYPE_AP) ||
2856             (avf->opmode == NL80211_IFTYPE_ADHOC) ||
2857             (avf->opmode == NL80211_IFTYPE_MESH_POINT)) {
2858                 int slot;
2859
2860                 WARN_ON(list_empty(&sc->bcbuf));
2861                 avf->bbuf = list_first_entry(&sc->bcbuf, struct ath5k_buf,
2862                                              list);
2863                 list_del(&avf->bbuf->list);
2864
2865                 avf->bslot = 0;
2866                 for (slot = 0; slot < ATH_BCBUF; slot++) {
2867                         if (!sc->bslot[slot]) {
2868                                 avf->bslot = slot;
2869                                 break;
2870                         }
2871                 }
2872                 BUG_ON(sc->bslot[avf->bslot] != NULL);
2873                 sc->bslot[avf->bslot] = vif;
2874                 if (avf->opmode == NL80211_IFTYPE_AP)
2875                         sc->num_ap_vifs++;
2876                 else if (avf->opmode == NL80211_IFTYPE_ADHOC)
2877                         sc->num_adhoc_vifs++;
2878         }
2879
2880         /* Any MAC address is fine, all others are included through the
2881          * filter.
2882          */
2883         memcpy(&sc->lladdr, vif->addr, ETH_ALEN);
2884         ath5k_hw_set_lladdr(sc->ah, vif->addr);
2885
2886         memcpy(&avf->lladdr, vif->addr, ETH_ALEN);
2887
2888         ath5k_mode_setup(sc, vif);
2889
2890         ret = 0;
2891 end:
2892         mutex_unlock(&sc->lock);
2893         return ret;
2894 }
2895
2896 static void
2897 ath5k_remove_interface(struct ieee80211_hw *hw,
2898                         struct ieee80211_vif *vif)
2899 {
2900         struct ath5k_softc *sc = hw->priv;
2901         struct ath5k_vif *avf = (void *)vif->drv_priv;
2902         unsigned int i;
2903
2904         mutex_lock(&sc->lock);
2905         sc->nvifs--;
2906
2907         if (avf->bbuf) {
2908                 ath5k_txbuf_free_skb(sc, avf->bbuf);
2909                 list_add_tail(&avf->bbuf->list, &sc->bcbuf);
2910                 for (i = 0; i < ATH_BCBUF; i++) {
2911                         if (sc->bslot[i] == vif) {
2912                                 sc->bslot[i] = NULL;
2913                                 break;
2914                         }
2915                 }
2916                 avf->bbuf = NULL;
2917         }
2918         if (avf->opmode == NL80211_IFTYPE_AP)
2919                 sc->num_ap_vifs--;
2920         else if (avf->opmode == NL80211_IFTYPE_ADHOC)
2921                 sc->num_adhoc_vifs--;
2922
2923         ath5k_update_bssid_mask_and_opmode(sc, NULL);
2924         mutex_unlock(&sc->lock);
2925 }
2926
2927 /*
2928  * TODO: Phy disable/diversity etc
2929  */
2930 static int
2931 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2932 {
2933         struct ath5k_softc *sc = hw->priv;
2934         struct ath5k_hw *ah = sc->ah;
2935         struct ieee80211_conf *conf = &hw->conf;
2936         int ret = 0;
2937
2938         mutex_lock(&sc->lock);
2939
2940         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2941                 ret = ath5k_chan_set(sc, conf->channel);
2942                 if (ret < 0)
2943                         goto unlock;
2944         }
2945
2946         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
2947         (sc->power_level != conf->power_level)) {
2948                 sc->power_level = conf->power_level;
2949
2950                 /* Half dB steps */
2951                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
2952         }
2953
2954         /* TODO:
2955          * 1) Move this on config_interface and handle each case
2956          * separately eg. when we have only one STA vif, use
2957          * AR5K_ANTMODE_SINGLE_AP
2958          *
2959          * 2) Allow the user to change antenna mode eg. when only
2960          * one antenna is present
2961          *
2962          * 3) Allow the user to set default/tx antenna when possible
2963          *
2964          * 4) Default mode should handle 90% of the cases, together
2965          * with fixed a/b and single AP modes we should be able to
2966          * handle 99%. Sectored modes are extreme cases and i still
2967          * haven't found a usage for them. If we decide to support them,
2968          * then we must allow the user to set how many tx antennas we
2969          * have available
2970          */
2971         ath5k_hw_set_antenna_mode(ah, ah->ah_ant_mode);
2972
2973 unlock:
2974         mutex_unlock(&sc->lock);
2975         return ret;
2976 }
2977
2978 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
2979                                    struct netdev_hw_addr_list *mc_list)
2980 {
2981         u32 mfilt[2], val;
2982         u8 pos;
2983         struct netdev_hw_addr *ha;
2984
2985         mfilt[0] = 0;
2986         mfilt[1] = 1;
2987
2988         netdev_hw_addr_list_for_each(ha, mc_list) {
2989                 /* calculate XOR of eight 6-bit values */
2990                 val = get_unaligned_le32(ha->addr + 0);
2991                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2992                 val = get_unaligned_le32(ha->addr + 3);
2993                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2994                 pos &= 0x3f;
2995                 mfilt[pos / 32] |= (1 << (pos % 32));
2996                 /* XXX: we might be able to just do this instead,
2997                 * but not sure, needs testing, if we do use this we'd
2998                 * neet to inform below to not reset the mcast */
2999                 /* ath5k_hw_set_mcast_filterindex(ah,
3000                  *      ha->addr[5]); */
3001         }
3002
3003         return ((u64)(mfilt[1]) << 32) | mfilt[0];
3004 }
3005
3006 static bool ath_any_vif_assoc(struct ath5k_softc *sc)
3007 {
3008         struct ath_vif_iter_data iter_data;
3009         iter_data.hw_macaddr = NULL;
3010         iter_data.any_assoc = false;
3011         iter_data.need_set_hw_addr = false;
3012         iter_data.found_active = true;
3013
3014         ieee80211_iterate_active_interfaces_atomic(sc->hw, ath_vif_iter,
3015                                                    &iter_data);
3016         return iter_data.any_assoc;
3017 }
3018
3019 #define SUPPORTED_FIF_FLAGS \
3020         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
3021         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
3022         FIF_BCN_PRBRESP_PROMISC
3023 /*
3024  * o always accept unicast, broadcast, and multicast traffic
3025  * o multicast traffic for all BSSIDs will be enabled if mac80211
3026  *   says it should be
3027  * o maintain current state of phy ofdm or phy cck error reception.
3028  *   If the hardware detects any of these type of errors then
3029  *   ath5k_hw_get_rx_filter() will pass to us the respective
3030  *   hardware filters to be able to receive these type of frames.
3031  * o probe request frames are accepted only when operating in
3032  *   hostap, adhoc, or monitor modes
3033  * o enable promiscuous mode according to the interface state
3034  * o accept beacons:
3035  *   - when operating in adhoc mode so the 802.11 layer creates
3036  *     node table entries for peers,
3037  *   - when operating in station mode for collecting rssi data when
3038  *     the station is otherwise quiet, or
3039  *   - when scanning
3040  */
3041 static void ath5k_configure_filter(struct ieee80211_hw *hw,
3042                 unsigned int changed_flags,
3043                 unsigned int *new_flags,
3044                 u64 multicast)
3045 {
3046         struct ath5k_softc *sc = hw->priv;
3047         struct ath5k_hw *ah = sc->ah;
3048         u32 mfilt[2], rfilt;
3049
3050         mutex_lock(&sc->lock);
3051
3052         mfilt[0] = multicast;
3053         mfilt[1] = multicast >> 32;
3054
3055         /* Only deal with supported flags */
3056         changed_flags &= SUPPORTED_FIF_FLAGS;
3057         *new_flags &= SUPPORTED_FIF_FLAGS;
3058
3059         /* If HW detects any phy or radar errors, leave those filters on.
3060          * Also, always enable Unicast, Broadcasts and Multicast
3061          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
3062         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
3063                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
3064                 AR5K_RX_FILTER_MCAST);
3065
3066         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
3067                 if (*new_flags & FIF_PROMISC_IN_BSS) {
3068                         __set_bit(ATH_STAT_PROMISC, sc->status);
3069                 } else {
3070                         __clear_bit(ATH_STAT_PROMISC, sc->status);
3071                 }
3072         }
3073
3074         if (test_bit(ATH_STAT_PROMISC, sc->status))
3075                 rfilt |= AR5K_RX_FILTER_PROM;
3076
3077         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
3078         if (*new_flags & FIF_ALLMULTI) {
3079                 mfilt[0] =  ~0;
3080                 mfilt[1] =  ~0;
3081         }
3082
3083         /* This is the best we can do */
3084         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
3085                 rfilt |= AR5K_RX_FILTER_PHYERR;
3086
3087         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
3088         * and probes for any BSSID */
3089         if ((*new_flags & FIF_BCN_PRBRESP_PROMISC) || (sc->nvifs > 1))
3090                 rfilt |= AR5K_RX_FILTER_BEACON;
3091
3092         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
3093          * set we should only pass on control frames for this
3094          * station. This needs testing. I believe right now this
3095          * enables *all* control frames, which is OK.. but
3096          * but we should see if we can improve on granularity */
3097         if (*new_flags & FIF_CONTROL)
3098                 rfilt |= AR5K_RX_FILTER_CONTROL;
3099
3100         /* Additional settings per mode -- this is per ath5k */
3101
3102         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
3103
3104         switch (sc->opmode) {
3105         case NL80211_IFTYPE_MESH_POINT:
3106                 rfilt |= AR5K_RX_FILTER_CONTROL |
3107                          AR5K_RX_FILTER_BEACON |
3108                          AR5K_RX_FILTER_PROBEREQ |
3109                          AR5K_RX_FILTER_PROM;
3110                 break;
3111         case NL80211_IFTYPE_AP:
3112         case NL80211_IFTYPE_ADHOC:
3113                 rfilt |= AR5K_RX_FILTER_PROBEREQ |
3114                          AR5K_RX_FILTER_BEACON;
3115                 break;
3116         case NL80211_IFTYPE_STATION:
3117                 if (sc->assoc)
3118                         rfilt |= AR5K_RX_FILTER_BEACON;
3119         default:
3120                 break;
3121         }
3122
3123         /* Set filters */
3124         ath5k_hw_set_rx_filter(ah, rfilt);
3125
3126         /* Set multicast bits */
3127         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
3128         /* Set the cached hw filter flags, this will later actually
3129          * be set in HW */
3130         sc->filter_flags = rfilt;
3131
3132         mutex_unlock(&sc->lock);
3133 }
3134
3135 static int
3136 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
3137               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
3138               struct ieee80211_key_conf *key)
3139 {
3140         struct ath5k_softc *sc = hw->priv;
3141         struct ath5k_hw *ah = sc->ah;
3142         struct ath_common *common = ath5k_hw_common(ah);
3143         int ret = 0;
3144
3145         if (modparam_nohwcrypt)
3146                 return -EOPNOTSUPP;
3147
3148         switch (key->cipher) {
3149         case WLAN_CIPHER_SUITE_WEP40:
3150         case WLAN_CIPHER_SUITE_WEP104:
3151         case WLAN_CIPHER_SUITE_TKIP:
3152                 break;
3153         case WLAN_CIPHER_SUITE_CCMP:
3154                 if (common->crypt_caps & ATH_CRYPT_CAP_CIPHER_AESCCM)
3155                         break;
3156                 return -EOPNOTSUPP;
3157         default:
3158                 WARN_ON(1);
3159                 return -EINVAL;
3160         }
3161
3162         mutex_lock(&sc->lock);
3163
3164         switch (cmd) {
3165         case SET_KEY:
3166                 ret = ath_key_config(common, vif, sta, key);
3167                 if (ret >= 0) {
3168                         key->hw_key_idx = ret;
3169                         /* push IV and Michael MIC generation to stack */
3170                         key->flags |= IEEE80211_KEY_FLAG_GENERATE_IV;
3171                         if (key->cipher == WLAN_CIPHER_SUITE_TKIP)
3172                                 key->flags |= IEEE80211_KEY_FLAG_GENERATE_MMIC;
3173                         if (key->cipher == WLAN_CIPHER_SUITE_CCMP)
3174                                 key->flags |= IEEE80211_KEY_FLAG_SW_MGMT;
3175                         ret = 0;
3176                 }
3177                 break;
3178         case DISABLE_KEY:
3179                 ath_key_delete(common, key);
3180                 break;
3181         default:
3182                 ret = -EINVAL;
3183         }
3184
3185         mmiowb();
3186         mutex_unlock(&sc->lock);
3187         return ret;
3188 }
3189
3190 static int
3191 ath5k_get_stats(struct ieee80211_hw *hw,
3192                 struct ieee80211_low_level_stats *stats)
3193 {
3194         struct ath5k_softc *sc = hw->priv;
3195
3196         /* Force update */
3197         ath5k_hw_update_mib_counters(sc->ah);
3198
3199         stats->dot11ACKFailureCount = sc->stats.ack_fail;
3200         stats->dot11RTSFailureCount = sc->stats.rts_fail;
3201         stats->dot11RTSSuccessCount = sc->stats.rts_ok;
3202         stats->dot11FCSErrorCount = sc->stats.fcs_error;
3203
3204         return 0;
3205 }
3206
3207 static int ath5k_get_survey(struct ieee80211_hw *hw, int idx,
3208                 struct survey_info *survey)
3209 {
3210         struct ath5k_softc *sc = hw->priv;
3211         struct ieee80211_conf *conf = &hw->conf;
3212
3213          if (idx != 0)
3214                 return -ENOENT;
3215
3216         survey->channel = conf->channel;
3217         survey->filled = SURVEY_INFO_NOISE_DBM;
3218         survey->noise = sc->ah->ah_noise_floor;
3219
3220         return 0;
3221 }
3222
3223 static u64
3224 ath5k_get_tsf(struct ieee80211_hw *hw)
3225 {
3226         struct ath5k_softc *sc = hw->priv;
3227
3228         return ath5k_hw_get_tsf64(sc->ah);
3229 }
3230
3231 static void
3232 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3233 {
3234         struct ath5k_softc *sc = hw->priv;
3235
3236         ath5k_hw_set_tsf64(sc->ah, tsf);
3237 }
3238
3239 static void
3240 ath5k_reset_tsf(struct ieee80211_hw *hw)
3241 {
3242         struct ath5k_softc *sc = hw->priv;
3243
3244         /*
3245          * in IBSS mode we need to update the beacon timers too.
3246          * this will also reset the TSF if we call it with 0
3247          */
3248         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3249                 ath5k_beacon_update_timers(sc, 0);
3250         else
3251                 ath5k_hw_reset_tsf(sc->ah);
3252 }
3253
3254 static void
3255 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3256 {
3257         struct ath5k_softc *sc = hw->priv;
3258         struct ath5k_hw *ah = sc->ah;
3259         u32 rfilt;
3260         rfilt = ath5k_hw_get_rx_filter(ah);
3261         if (enable)
3262                 rfilt |= AR5K_RX_FILTER_BEACON;
3263         else
3264                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3265         ath5k_hw_set_rx_filter(ah, rfilt);
3266         sc->filter_flags = rfilt;
3267 }
3268
3269 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3270                                     struct ieee80211_vif *vif,
3271                                     struct ieee80211_bss_conf *bss_conf,
3272                                     u32 changes)
3273 {
3274         struct ath5k_vif *avf = (void *)vif->drv_priv;
3275         struct ath5k_softc *sc = hw->priv;
3276         struct ath5k_hw *ah = sc->ah;
3277         struct ath_common *common = ath5k_hw_common(ah);
3278         unsigned long flags;
3279
3280         mutex_lock(&sc->lock);
3281
3282         if (changes & BSS_CHANGED_BSSID) {
3283                 /* Cache for later use during resets */
3284                 memcpy(common->curbssid, bss_conf->bssid, ETH_ALEN);
3285                 common->curaid = 0;
3286                 ath5k_hw_set_bssid(ah);
3287                 mmiowb();
3288         }
3289
3290         if (changes & BSS_CHANGED_BEACON_INT)
3291                 sc->bintval = bss_conf->beacon_int;
3292
3293         if (changes & BSS_CHANGED_ASSOC) {
3294                 avf->assoc = bss_conf->assoc;
3295                 if (bss_conf->assoc)
3296                         sc->assoc = bss_conf->assoc;
3297                 else
3298                         sc->assoc = ath_any_vif_assoc(sc);
3299
3300                 if (sc->opmode == NL80211_IFTYPE_STATION)
3301                         set_beacon_filter(hw, sc->assoc);
3302                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3303                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3304                 if (bss_conf->assoc) {
3305                         ATH5K_DBG(sc, ATH5K_DEBUG_ANY,
3306                                   "Bss Info ASSOC %d, bssid: %pM\n",
3307                                   bss_conf->aid, common->curbssid);
3308                         common->curaid = bss_conf->aid;
3309                         ath5k_hw_set_bssid(ah);
3310                         /* Once ANI is available you would start it here */
3311                 }
3312         }
3313
3314         if (changes & BSS_CHANGED_BEACON) {
3315                 spin_lock_irqsave(&sc->block, flags);
3316                 ath5k_beacon_update(hw, vif);
3317                 spin_unlock_irqrestore(&sc->block, flags);
3318         }
3319
3320         if (changes & BSS_CHANGED_BEACON_ENABLED)
3321                 sc->enable_beacon = bss_conf->enable_beacon;
3322
3323         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3324                        BSS_CHANGED_BEACON_INT))
3325                 ath5k_beacon_config(sc);
3326
3327         mutex_unlock(&sc->lock);
3328 }
3329
3330 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3331 {
3332         struct ath5k_softc *sc = hw->priv;
3333         if (!sc->assoc)
3334                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3335 }
3336
3337 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3338 {
3339         struct ath5k_softc *sc = hw->priv;
3340         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3341                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3342 }
3343
3344 /**
3345  * ath5k_set_coverage_class - Set IEEE 802.11 coverage class
3346  *
3347  * @hw: struct ieee80211_hw pointer
3348  * @coverage_class: IEEE 802.11 coverage class number
3349  *
3350  * Mac80211 callback. Sets slot time, ACK timeout and CTS timeout for given
3351  * coverage class. The values are persistent, they are restored after device
3352  * reset.
3353  */
3354 static void ath5k_set_coverage_class(struct ieee80211_hw *hw, u8 coverage_class)
3355 {
3356         struct ath5k_softc *sc = hw->priv;
3357
3358         mutex_lock(&sc->lock);
3359         ath5k_hw_set_coverage_class(sc->ah, coverage_class);
3360         mutex_unlock(&sc->lock);
3361 }
3362
3363 static int ath5k_conf_tx(struct ieee80211_hw *hw, u16 queue,
3364                          const struct ieee80211_tx_queue_params *params)
3365 {
3366         struct ath5k_softc *sc = hw->priv;
3367         struct ath5k_hw *ah = sc->ah;
3368         struct ath5k_txq_info qi;
3369         int ret = 0;
3370
3371         if (queue >= ah->ah_capabilities.cap_queues.q_tx_num)
3372                 return 0;
3373
3374         mutex_lock(&sc->lock);
3375
3376         ath5k_hw_get_tx_queueprops(ah, queue, &qi);
3377
3378         qi.tqi_aifs = params->aifs;
3379         qi.tqi_cw_min = params->cw_min;
3380         qi.tqi_cw_max = params->cw_max;
3381         qi.tqi_burst_time = params->txop;
3382
3383         ATH5K_DBG(sc, ATH5K_DEBUG_ANY,
3384                   "Configure tx [queue %d],  "
3385                   "aifs: %d, cw_min: %d, cw_max: %d, txop: %d\n",
3386                   queue, params->aifs, params->cw_min,
3387                   params->cw_max, params->txop);
3388
3389         if (ath5k_hw_set_tx_queueprops(ah, queue, &qi)) {
3390                 ATH5K_ERR(sc,
3391                           "Unable to update hardware queue %u!\n", queue);
3392                 ret = -EIO;
3393         } else
3394                 ath5k_hw_reset_tx_queue(ah, queue);
3395
3396         mutex_unlock(&sc->lock);
3397
3398         return ret;
3399 }
3400
3401 static const struct ieee80211_ops ath5k_hw_ops = {
3402         .tx             = ath5k_tx,
3403         .start          = ath5k_start,
3404         .stop           = ath5k_stop,
3405         .add_interface  = ath5k_add_interface,
3406         .remove_interface = ath5k_remove_interface,
3407         .config         = ath5k_config,
3408         .prepare_multicast = ath5k_prepare_multicast,
3409         .configure_filter = ath5k_configure_filter,
3410         .set_key        = ath5k_set_key,
3411         .get_stats      = ath5k_get_stats,
3412         .get_survey     = ath5k_get_survey,
3413         .conf_tx        = ath5k_conf_tx,
3414         .get_tsf        = ath5k_get_tsf,
3415         .set_tsf        = ath5k_set_tsf,
3416         .reset_tsf      = ath5k_reset_tsf,
3417         .bss_info_changed = ath5k_bss_info_changed,
3418         .sw_scan_start  = ath5k_sw_scan_start,
3419         .sw_scan_complete = ath5k_sw_scan_complete,
3420         .set_coverage_class = ath5k_set_coverage_class,
3421 };
3422
3423 /********************\
3424 * PCI Initialization *
3425 \********************/
3426
3427 static int __devinit
3428 ath5k_pci_probe(struct pci_dev *pdev,
3429                 const struct pci_device_id *id)
3430 {
3431         void __iomem *mem;
3432         struct ath5k_softc *sc;
3433         struct ath_common *common;
3434         struct ieee80211_hw *hw;
3435         int ret;
3436         u8 csz;
3437
3438         /*
3439          * L0s needs to be disabled on all ath5k cards.
3440          *
3441          * For distributions shipping with CONFIG_PCIEASPM (this will be enabled
3442          * by default in the future in 2.6.36) this will also mean both L1 and
3443          * L0s will be disabled when a pre 1.1 PCIe device is detected. We do
3444          * know L1 works correctly even for all ath5k pre 1.1 PCIe devices
3445          * though but cannot currently undue the effect of a blacklist, for
3446          * details you can read pcie_aspm_sanity_check() and see how it adjusts
3447          * the device link capability.
3448          *
3449          * It may be possible in the future to implement some PCI API to allow
3450          * drivers to override blacklists for pre 1.1 PCIe but for now it is
3451          * best to accept that both L0s and L1 will be disabled completely for
3452          * distributions shipping with CONFIG_PCIEASPM rather than having this
3453          * issue present. Motivation for adding this new API will be to help
3454          * with power consumption for some of these devices.
3455          */
3456         pci_disable_link_state(pdev, PCIE_LINK_STATE_L0S);
3457
3458         ret = pci_enable_device(pdev);
3459         if (ret) {
3460                 dev_err(&pdev->dev, "can't enable device\n");
3461                 goto err;
3462         }
3463
3464         /* XXX 32-bit addressing only */
3465         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
3466         if (ret) {
3467                 dev_err(&pdev->dev, "32-bit DMA not available\n");
3468                 goto err_dis;
3469         }
3470
3471         /*
3472          * Cache line size is used to size and align various
3473          * structures used to communicate with the hardware.
3474          */
3475         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
3476         if (csz == 0) {
3477                 /*
3478                  * Linux 2.4.18 (at least) writes the cache line size
3479                  * register as a 16-bit wide register which is wrong.
3480                  * We must have this setup properly for rx buffer
3481                  * DMA to work so force a reasonable value here if it
3482                  * comes up zero.
3483                  */
3484                 csz = L1_CACHE_BYTES >> 2;
3485                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
3486         }
3487         /*
3488          * The default setting of latency timer yields poor results,
3489          * set it to the value used by other systems.  It may be worth
3490          * tweaking this setting more.
3491          */
3492         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
3493
3494         /* Enable bus mastering */
3495         pci_set_master(pdev);
3496
3497         /*
3498          * Disable the RETRY_TIMEOUT register (0x41) to keep
3499          * PCI Tx retries from interfering with C3 CPU state.
3500          */
3501         pci_write_config_byte(pdev, 0x41, 0);
3502
3503         ret = pci_request_region(pdev, 0, "ath5k");
3504         if (ret) {
3505                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
3506                 goto err_dis;
3507         }
3508
3509         mem = pci_iomap(pdev, 0, 0);
3510         if (!mem) {
3511                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
3512                 ret = -EIO;
3513                 goto err_reg;
3514         }
3515
3516         /*
3517          * Allocate hw (mac80211 main struct)
3518          * and hw->priv (driver private data)
3519          */
3520         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
3521         if (hw == NULL) {
3522                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
3523                 ret = -ENOMEM;
3524                 goto err_map;
3525         }
3526
3527         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
3528
3529         /* Initialize driver private data */
3530         SET_IEEE80211_DEV(hw, &pdev->dev);
3531         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
3532                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
3533                     IEEE80211_HW_SIGNAL_DBM;
3534
3535         hw->wiphy->interface_modes =
3536                 BIT(NL80211_IFTYPE_AP) |
3537                 BIT(NL80211_IFTYPE_STATION) |
3538                 BIT(NL80211_IFTYPE_ADHOC) |
3539                 BIT(NL80211_IFTYPE_MESH_POINT);
3540
3541         hw->extra_tx_headroom = 2;
3542         hw->channel_change_time = 5000;
3543         sc = hw->priv;
3544         sc->hw = hw;
3545         sc->pdev = pdev;
3546
3547         /*
3548          * Mark the device as detached to avoid processing
3549          * interrupts until setup is complete.
3550          */
3551         __set_bit(ATH_STAT_INVALID, sc->status);
3552
3553         sc->iobase = mem; /* So we can unmap it on detach */
3554         sc->opmode = NL80211_IFTYPE_STATION;
3555         sc->bintval = 1000;
3556         mutex_init(&sc->lock);
3557         spin_lock_init(&sc->rxbuflock);
3558         spin_lock_init(&sc->txbuflock);
3559         spin_lock_init(&sc->block);
3560
3561         /* Set private data */
3562         pci_set_drvdata(pdev, sc);
3563
3564         /* Setup interrupt handler */
3565         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
3566         if (ret) {
3567                 ATH5K_ERR(sc, "request_irq failed\n");
3568                 goto err_free;
3569         }
3570
3571         /* If we passed the test, malloc an ath5k_hw struct */
3572         sc->ah = kzalloc(sizeof(struct ath5k_hw), GFP_KERNEL);
3573         if (!sc->ah) {
3574                 ret = -ENOMEM;
3575                 ATH5K_ERR(sc, "out of memory\n");
3576                 goto err_irq;
3577         }
3578
3579         sc->ah->ah_sc = sc;
3580         sc->ah->ah_iobase = sc->iobase;
3581         common = ath5k_hw_common(sc->ah);
3582         common->ops = &ath5k_common_ops;
3583         common->ah = sc->ah;
3584         common->hw = hw;
3585         common->cachelsz = csz << 2; /* convert to bytes */
3586         spin_lock_init(&common->cc_lock);
3587
3588         /* Initialize device */
3589         ret = ath5k_hw_attach(sc);
3590         if (ret) {
3591                 goto err_free_ah;
3592         }
3593
3594         /* set up multi-rate retry capabilities */
3595         if (sc->ah->ah_version == AR5K_AR5212) {
3596                 hw->max_rates = 4;
3597                 hw->max_rate_tries = 11;
3598         }
3599
3600         hw->vif_data_size = sizeof(struct ath5k_vif);
3601
3602         /* Finish private driver data initialization */
3603         ret = ath5k_attach(pdev, hw);
3604         if (ret)
3605                 goto err_ah;
3606
3607         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
3608                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
3609                                         sc->ah->ah_mac_srev,
3610                                         sc->ah->ah_phy_revision);
3611
3612         if (!sc->ah->ah_single_chip) {
3613                 /* Single chip radio (!RF5111) */
3614                 if (sc->ah->ah_radio_5ghz_revision &&
3615                         !sc->ah->ah_radio_2ghz_revision) {
3616                         /* No 5GHz support -> report 2GHz radio */
3617                         if (!test_bit(AR5K_MODE_11A,
3618                                 sc->ah->ah_capabilities.cap_mode)) {
3619                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
3620                                         ath5k_chip_name(AR5K_VERSION_RAD,
3621                                                 sc->ah->ah_radio_5ghz_revision),
3622                                                 sc->ah->ah_radio_5ghz_revision);
3623                         /* No 2GHz support (5110 and some
3624                          * 5Ghz only cards) -> report 5Ghz radio */
3625                         } else if (!test_bit(AR5K_MODE_11B,
3626                                 sc->ah->ah_capabilities.cap_mode)) {
3627                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
3628                                         ath5k_chip_name(AR5K_VERSION_RAD,
3629                                                 sc->ah->ah_radio_5ghz_revision),
3630                                                 sc->ah->ah_radio_5ghz_revision);
3631                         /* Multiband radio */
3632                         } else {
3633                                 ATH5K_INFO(sc, "RF%s multiband radio found"
3634                                         " (0x%x)\n",
3635                                         ath5k_chip_name(AR5K_VERSION_RAD,
3636                                                 sc->ah->ah_radio_5ghz_revision),
3637                                                 sc->ah->ah_radio_5ghz_revision);
3638                         }
3639                 }
3640                 /* Multi chip radio (RF5111 - RF2111) ->
3641                  * report both 2GHz/5GHz radios */
3642                 else if (sc->ah->ah_radio_5ghz_revision &&
3643                                 sc->ah->ah_radio_2ghz_revision){
3644                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
3645                                 ath5k_chip_name(AR5K_VERSION_RAD,
3646                                         sc->ah->ah_radio_5ghz_revision),
3647                                         sc->ah->ah_radio_5ghz_revision);
3648                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
3649                                 ath5k_chip_name(AR5K_VERSION_RAD,
3650                                         sc->ah->ah_radio_2ghz_revision),
3651                                         sc->ah->ah_radio_2ghz_revision);
3652                 }
3653         }
3654
3655         ath5k_debug_init_device(sc);
3656
3657         /* ready to process interrupts */
3658         __clear_bit(ATH_STAT_INVALID, sc->status);
3659
3660         return 0;
3661 err_ah:
3662         ath5k_hw_detach(sc->ah);
3663 err_free_ah:
3664         kfree(sc->ah);
3665 err_irq:
3666         free_irq(pdev->irq, sc);
3667 err_free:
3668         ieee80211_free_hw(hw);
3669 err_map:
3670         pci_iounmap(pdev, mem);
3671 err_reg:
3672         pci_release_region(pdev, 0);
3673 err_dis:
3674         pci_disable_device(pdev);
3675 err:
3676         return ret;
3677 }
3678
3679 static void __devexit
3680 ath5k_pci_remove(struct pci_dev *pdev)
3681 {
3682         struct ath5k_softc *sc = pci_get_drvdata(pdev);
3683
3684         ath5k_debug_finish_device(sc);
3685         ath5k_detach(pdev, sc->hw);
3686         ath5k_hw_detach(sc->ah);
3687         kfree(sc->ah);
3688         free_irq(pdev->irq, sc);
3689         pci_iounmap(pdev, sc->iobase);
3690         pci_release_region(pdev, 0);
3691         pci_disable_device(pdev);
3692         ieee80211_free_hw(sc->hw);
3693 }
3694
3695 #ifdef CONFIG_PM_SLEEP
3696 static int ath5k_pci_suspend(struct device *dev)
3697 {
3698         struct ath5k_softc *sc = pci_get_drvdata(to_pci_dev(dev));
3699
3700         ath5k_led_off(sc);
3701         return 0;
3702 }
3703
3704 static int ath5k_pci_resume(struct device *dev)
3705 {
3706         struct pci_dev *pdev = to_pci_dev(dev);
3707         struct ath5k_softc *sc = pci_get_drvdata(pdev);
3708
3709         /*
3710          * Suspend/Resume resets the PCI configuration space, so we have to
3711          * re-disable the RETRY_TIMEOUT register (0x41) to keep
3712          * PCI Tx retries from interfering with C3 CPU state
3713          */
3714         pci_write_config_byte(pdev, 0x41, 0);
3715
3716         ath5k_led_enable(sc);
3717         return 0;
3718 }
3719
3720 static SIMPLE_DEV_PM_OPS(ath5k_pm_ops, ath5k_pci_suspend, ath5k_pci_resume);
3721 #define ATH5K_PM_OPS    (&ath5k_pm_ops)
3722 #else
3723 #define ATH5K_PM_OPS    NULL
3724 #endif /* CONFIG_PM_SLEEP */
3725
3726 static struct pci_driver ath5k_pci_driver = {
3727         .name           = KBUILD_MODNAME,
3728         .id_table       = ath5k_pci_id_table,
3729         .probe          = ath5k_pci_probe,
3730         .remove         = __devexit_p(ath5k_pci_remove),
3731         .driver.pm      = ATH5K_PM_OPS,
3732 };
3733
3734 /*
3735  * Module init/exit functions
3736  */
3737 static int __init
3738 init_ath5k_pci(void)
3739 {
3740         int ret;
3741
3742         ret = pci_register_driver(&ath5k_pci_driver);
3743         if (ret) {
3744                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
3745                 return ret;
3746         }
3747
3748         return 0;
3749 }
3750
3751 static void __exit
3752 exit_ath5k_pci(void)
3753 {
3754         pci_unregister_driver(&ath5k_pci_driver);
3755 }
3756
3757 module_init(init_ath5k_pci);
3758 module_exit(exit_ath5k_pci);